F03A250V1AS上拉電阻對0D門動態(tài)性能的影響

由于驅(qū)動門的輸出電容、負載門的輸入電容以及接線電容的存在,上拉電阻尺p的大小必將影響0D門的開關速度,RP的值愈小,負載電容的充電時間常數(shù)亦愈小,因而開關速度愈快。但上拉電阻不能任意地減小,它必須保證輸出電流不能超過允許的最大值f。L(m ax)。對于HC和HCT系列CMOs門電路,f。L(max)為4 mA,因此Rp必須大于%D/J。L(m ax)=5Ⅴ〃mA=⒈25 kΩ。與普通CMOs電路相比,Rp的值比PMOS管導通時的電阻(小于200Ω)大得多,因而,0D門從低電平到高電平的轉(zhuǎn)換速度比普通CMOS門慢得多。

圖3.1.21 0D門驅(qū)動電容性負載

(a)邏輯圖 (b)輸出為低電平時的等效電路 (c)輸出為高電平時的等效電路圖3.1.21所示為0D門驅(qū)動電容性負載(例如CMOS門電路)的工作情況。由于輸出狀態(tài)發(fā)生變化時,電容的充、放電作用會對輸出波形產(chǎn)生影響,所以主要考慮負載電容cL,cL與驅(qū)動門的輸出電容、負載門的輸人電容以及接線電容有關,并隨著負載門數(shù)的增加而增加。假設CL為100 pF,下面分兩種情況進行討論。

當OD門輸出由高電平變?yōu)榈碗娖綍r,其等效電路如圖3.1.21(b)所示,NMOS管導通時的等效電阻RN。n為100Ω,因此充了電的電容主要通過NMOs管放電,放電時間常數(shù)t ⅡL=100Ω×100 pF=10 ns。

當輸出由低電平跳變?yōu)楦唠娖綍r,其等效電路如圖3,1,21(c)所示,此時電源通過Rp向CL充電,充電時間常數(shù)t LH=1,5 kΩ×100 pF=150 ns,導致輸出波形的上升沿時間很長。因此,當工作速度較快時,應盡量避免用OD門驅(qū)動大的電容性負載。