BS250畫出下列邏輯函數(shù)的邏輯圖,電路在什么條件下產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn),怎樣修改電路

能消除競(jìng)爭(zhēng)冒險(xiǎn)。

L(A,B,C)=(A+B)(B+C)

若干典型的組合邏輯集成電路

優(yōu)先編碼器CD4532的輸人端I1=I3=I5=1,其余輸人端均為0,試確定其輸出Y2Y1Y0.

試用與非門設(shè)計(jì)―4輸入的優(yōu)先編碼器,要求輸入,輸出及工作狀態(tài)標(biāo)志均為高電平有效.列出真值表,畫出邏輯圖.

優(yōu)先編碼器74HC147的功能表如表題4.4.3所示.試用74HC147和適當(dāng)?shù)拈T構(gòu)成輸入為低有效的I0--I9,輸出為8421BCD碼,并具有編碼輸出標(biāo)志的編碼器.

試用74HC147設(shè)計(jì)鍵盤編碼電路,十個(gè)按鍵分別對(duì)應(yīng)十進(jìn)制數(shù)0~9,編碼器的輸出為8421BCD碼。要求按鍵9的優(yōu)先級(jí)別最高,并且有工作狀態(tài)標(biāo)志,以說明沒有按鍵按下和按鍵0按下兩種情況。

為了使74HC138譯碼器的第10腳輸出為低電平,試標(biāo)出各輸人端應(yīng)置的邏輯電平。

用譯碼器74HC138和適當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)函數(shù)F=ABC+ABC+ABC+ABC。

試用一片74HC147實(shí)現(xiàn)函數(shù)L(A,B,C,D)=ABC+ACD

2線-4線譯碼器74x139的輸人為高電平有效,使能輸入及吟出均為低電平有效.試用74x139構(gòu)成4線-16線譯碼器.

譯碼器的真值表如表題4.4.9所示,試用74HC147實(shí)現(xiàn)該譯碼器.

應(yīng)用74HC138和其他邏輯門設(shè)計(jì)一地址譯碼器,要求地址范圍是00H--3FH.

指出題4.4.10中對(duì)應(yīng)十六進(jìn)制地址碼07H,0EH,13H,2CH,3BH的輸入.