LP2989AILD-1.8(L01EA)sR=0的約束條件,也就是說不允許s=R=1。

基本SR鎖存器的保持和置0、置1(表5,2,1中前3行)功能,是一個存儲單元應具各的最基本的功能,其典型工作波形如圖5.2.2所示。

圖5.2,1(a)中基本sR鎖存器的s、R端輸入波形如圖5.2,3虛線上邊所示,試畫出0和Q對應的波形。

解:根據(jù)表5.2,1可以畫出0和Q端的波形如圖5.2.3虛線下邊所示。需要注意,雖然圖中①、②兩處輸人信號違反了SR鎖存器的約束條件,出現(xiàn)s=R=1使Q=0=0的情況,但是,如果s和R的1電平不同時撤消,此后的輸出狀態(tài)仍然是可以確定的,如圖5.2.3中③、④所示。而在⑤處,由于S和R的高電平同時撤消,所以鎖存器以后的狀態(tài)將無法確定,從而失去對它的控制,在實際應用中必須避免出現(xiàn)這種情況。

圖5.2.4所示是用6個NMOs管構(gòu)成的基本sR鎖存器電路,其中TI~T3和T4~T6分別構(gòu)成兩個或非門并實現(xiàn)交叉耦合。該電路是7.2.1節(jié)所討論的靜態(tài)隨機存取存儲器基本存儲單元的原理電路。

基本SR鎖存器也可以用與非門構(gòu)成,其邏輯原理圖和邏輯符號如圖5.2.5所示。圖5.2.5(a)中的兩個與非門是用其等效符號表示的。由圖可得該鎖存器的邏輯表達式為q=s+q=sq

q=r+q=rq

根據(jù)上式可以分析出R狀態(tài)組合時鎖存器的狀態(tài) ,如表5.2.2所示 。

當輸人為s=R=0時,該鎖存器處于不確定狀態(tài),因此工作時應當受到s+R=sR=1的條件約束,即同樣應遵守SR=0的約束條件。

與前述或非門構(gòu)成的基本sR鎖存器不同,這種鎖存器的輸入信號s和R以邏輯0作為有效作用信號,因而在圖5.2.5(b)的邏輯符號中,輸入端在方框外側(cè)用小圓圈表示。為了區(qū)別,這種鎖存器有時也稱為基本SR鎖存器。