ADC-811MC如前所述,D鎖存器在使能信號(hào)E為邏輯1期間更新狀態(tài),在圖5.3.1(a)所示的波形圖中以加粗部分表示這個(gè)敏感時(shí)段。在這期間,它的輸出會(huì)隨輸人信號(hào)變化,從而使很多時(shí)序邏輯功能不能實(shí)現(xiàn),例如6.5節(jié)中將要討論的移位寄存器和計(jì)數(shù)器。實(shí)現(xiàn)這些功能要求存儲(chǔ)電路對(duì)時(shí)鐘信號(hào)的某一邊沿敏感,而在其他時(shí)刻保持狀態(tài)不變,不受輸人信號(hào)變化的影響。這種在時(shí)鐘脈沖邊沿作用下的狀態(tài)刷新稱為觸發(fā),具有這種特性的存儲(chǔ)單元電路稱為觸發(fā)器。不同電路 E結(jié)構(gòu)的觸發(fā)器對(duì)時(shí)鐘脈沖的敏感邊沿可能不同,分為上升沿觸發(fā)和下降沿觸發(fā)。本書以

CP①命名上升沿觸發(fā)的時(shí)鐘信號(hào),觸發(fā)邊沿如圖5.3.1(b)波形中的箭頭所示;以CP命名下降沿觸發(fā)的時(shí)鐘信號(hào),觸發(fā)邊沿如圖5.3.1(c)中的箭頭所示。 

在Venlog中,對(duì)脈沖電平敏感的鎖存器和脈沖邊沿敏感的觸發(fā)器的描述語句是不同的,這一點(diǎn)將在5.5節(jié)中說明.正因?yàn)槿绱? 能或時(shí)鐘信號(hào)的不同響應(yīng).這里要特別強(qiáng)調(diào)鎖存器與觸發(fā)器在概念上的(a)對(duì)高電平敏感(響應(yīng))差異.(b)對(duì)上升沿敏感(c)對(duì)下降沿敏感．

目前應(yīng)用的觸發(fā)器主要有三種電路結(jié)構(gòu):主從觸發(fā)器、維持阻塞觸發(fā)器和利用傳輸延遲的觸發(fā)器。下面分別予以討論。

工作原理

將兩個(gè)圖5.2.11(a)所示的D鎖存器級(jí)聯(lián),則構(gòu)成CMOs主從觸發(fā)器①,如圖5.3,2所示。圖中左邊的鎖存器稱為主鎖存器,右邊的稱為從鎖存器。主鎖存器的鎖存使能信號(hào)正好與從鎖存器反相,利用兩個(gè)鎖存器的交互鎖存,則可實(shí)現(xiàn)存儲(chǔ)數(shù)據(jù)和輸入信號(hào)之間的隔離。