QL2007再觀察表6.3.7,又出現(xiàn)狀態(tài)d和F是等價(jià)的,狀態(tài)F亦可去除,代之以d。于是,得到表6,3,8所示的狀態(tài)表。檢查該表,已不存在等價(jià)狀態(tài),因此是最簡(jiǎn)狀態(tài)表。根據(jù)表6.3.8畫出的狀態(tài)圖如圖6,3.11所示。

表6,3.8 例6.3.3的最簡(jiǎn)狀態(tài)表

上述狀態(tài)化簡(jiǎn)過程將原有的7個(gè)狀態(tài)化簡(jiǎn)為5個(gè),而輸人一輸出特性與原始狀態(tài)表和原始狀態(tài)圖完全相同。

狀態(tài)分配

表6.3.8中列出5個(gè)狀態(tài),最簡(jiǎn)單的狀態(tài)分配是使用自然二進(jìn)制碼,取進(jìn)制計(jì)數(shù)序列的前5個(gè)連續(xù)編碼,如6.3,9中的狀態(tài)分配方案1。結(jié)合6.3.11可以看出,這種二進(jìn)制編碼值遞增順序基本上與相應(yīng)的狀態(tài)轉(zhuǎn)換順一致。對(duì)于較簡(jiǎn)單的時(shí)序電路,按這狀態(tài)分配方案構(gòu)成的時(shí)序電路,其組合電路將可能相對(duì)簡(jiǎn)單一些。

表6,3.9中所列方案2為格雷碼方案。如果狀態(tài)圖所示的主要狀態(tài)轉(zhuǎn)換順序是簡(jiǎn)單的從o到e,那么它從一個(gè)狀態(tài)轉(zhuǎn)換到下一狀再觀察表6.3.7,又出現(xiàn)狀態(tài)d和F是等價(jià)的,狀態(tài)F亦可去除,代之以d。于是,得到表6,3,8所示的狀態(tài)表。檢查該表,已不存在等價(jià)狀態(tài),因此是最簡(jiǎn)狀態(tài)表。根據(jù)表6.3.8畫出的狀態(tài)圖如圖6,3.11所示。

表6,3.8 例6.3.3的最簡(jiǎn)狀態(tài)表

上述狀態(tài)化簡(jiǎn)過程將原有的7個(gè)狀態(tài)化簡(jiǎn)為5個(gè),而輸人一輸出特性與原始狀態(tài)表和原始狀態(tài)圖完全相同。

(3)狀態(tài)分配表6.3.8中列出5個(gè)狀態(tài),最簡(jiǎn)單的狀態(tài)分配是使用自然二進(jìn)制碼,取

進(jìn)制計(jì)數(shù)序列的前5個(gè)連續(xù)編碼,如6.3,9中的狀態(tài)分配方案1。結(jié)合6.3.11可以看出,這種二進(jìn)制編碼值遞增順序基本上與相應(yīng)的狀態(tài)轉(zhuǎn)換順一致。對(duì)于較簡(jiǎn)單的時(shí)序電路,按這狀態(tài)分配方案構(gòu)成的時(shí)序電路,其組電路將可能相對(duì)簡(jiǎn)單一些。

表6,3.9中所列方案2為格雷碼方案。如果狀態(tài)圖所示的主要狀態(tài)轉(zhuǎn)換順序是簡(jiǎn)單的從o到e,那么它從一個(gè)狀3.11 化簡(jiǎn)后的狀態(tài)圖電路的可靠性。

雖然這將使用較多的觸,有些國(guó)外文獻(xiàn)稱之為“0ne~Hot Encoding”,國(guó)內(nèi)某些文獻(xiàn)直譯為“1位熱碼編碼”。態(tài)轉(zhuǎn)換到下狀態(tài),使用表6.3.發(fā)器,但它的編碼方式非常簡(jiǎn)單,可有效地簡(jiǎn)化組合電路,并且還可以提高工作可靠性和工作速度。在大規(guī)�？删幊踢壿嬈骷�,例如FPGA(見7.4節(jié))中,觸發(fā)器數(shù)量較多而門邏輯相對(duì)較少,“一對(duì)一”的編碼方案有時(shí)反而更有利于提高器件資源的利用率。

化簡(jiǎn)后的狀態(tài)圖電路的可靠性。

9中所雖然這將使用較多的觸

有些國(guó)外文獻(xiàn)稱之為“0ne~Hot Encoding”,國(guó)內(nèi)某些文獻(xiàn)直譯為“1位熱碼編碼”。態(tài)轉(zhuǎn)換到下狀態(tài),使用表6.3.發(fā)器,但它的編碼方式非常簡(jiǎn)單,可有效地簡(jiǎn)化組合電路,并且還可以提高工作可靠性和工作速度。在大規(guī)�？删幊踢壿嬈骷�,例如FPGA(見7.4節(jié))中,觸發(fā)器數(shù)量較多而門邏輯相對(duì)較少,“一對(duì)一”的編碼方案有時(shí)反而更有利于提高器件資源的利用率。