MAX233ECWP較器輸出M為1,由控制單元判斷是否開鎖。第二個(gè)always語(yǔ)句說(shuō)明選擇器的工作。當(dāng)選擇器的輸出與所輸入的密碼相同時(shí)B為1,否則為0。

例10.4.3

∥數(shù)字密碼鎖的RTL描述

【nodule Lock~RTL(0PEN,ERROR,nRESET,TRY,READ,BIT,CLK);

/*=====定義輸人/輸出端口,參見圖10.2.14=====*/

input nRESET,TRY,READ,BIT,CLK;

output OPEN,ERROR;

reg OPEN,ERROR;

wire nREsET,TRY,READ,BIT,CLK;

∥對(duì)狀態(tài)進(jìn)行編碼

paran△eter  SO =6’ b000001,s1 =61 b000010,s2 =.61 b000100,S3 =

6i b001000,S4=6i b010000,S5=6’b100000;

paran△eter  P.ass・word=8’bO1011001;

∥定義系統(tǒng)內(nèi)部的信號(hào)變量及其類型,見圖10.2.14

reg [5:0]Currentstate,Nextstate; ∥控制寄存器

reg nCLR,CNT; ∥CNT=1,計(jì)數(shù)器工作;CNT=0,暫停計(jì)數(shù)

wire B,M;   ∥數(shù)據(jù)處理器輸出

reg [2:0]Q;  ∥計(jì)數(shù)器輸出

wire A2,A1,A0; ∥數(shù)據(jù)選擇器控制信號(hào)

Wire [7:0]D;  ∥數(shù)據(jù)選擇器輸入信號(hào)

reg Mux~out;  ∥數(shù)據(jù)選擇器輸出信號(hào)

/*=====控制單元狀態(tài)轉(zhuǎn)換的描述,參見圖10.2.16=====*/

always@(posedge CLK or negedge nRESET)

begin~:statereg

if(~nRESET)

begin  Currentstate <=SO;  nCLR (=1i bO;end

else

begin  Currentstate (=Nextstate;nCLFt <=1i b1;end

end∥statereg

anways@(BIT or READ or TRY or B or M or Currentstate)

begin:fsm

oPEN=11 bO;      

ERROR=1t bO;

CNT=1i bO;

在Quartus Ⅱ 5.0軟件中建立一個(gè)新的工程項(xiàng)目,輸人上述HDL文件,對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行編譯。然后建立一個(gè)仿真波形文件,給出輸入、輸出信號(hào)的激勵(lì)波形,對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行時(shí)序仿真,得到如圖10.4.3所示的波形。

若系統(tǒng)內(nèi)設(shè)置的密碼為01011001。分析波形圖可知,nREsET信號(hào)使系統(tǒng)首先進(jìn)入初始狀態(tài)。BIT開關(guān)用于產(chǎn)生1位數(shù)碼,READ開關(guān)將BIT產(chǎn)生的當(dāng)前數(shù)碼讀入系統(tǒng),并與系統(tǒng)內(nèi)所設(shè)置密碼的相應(yīng)位進(jìn)行比較,比較的順序是從低位到高位。當(dāng)讀人8位數(shù)碼與開鎖密碼一致時(shí),按下開鎖的TRY信號(hào),系統(tǒng)將產(chǎn)生高電平開鎖信號(hào)0PEN,如圖10.4.3(a)所示。如果開鎖過(guò)程中任何一次送人的數(shù)碼與設(shè)置的密碼數(shù)值不一致,例如圖10,4,3(b)中輸入的第2位數(shù)碼為1,與設(shè)置的0不符,系統(tǒng)發(fā)出錯(cuò)誤信息ERROR�；蛘逿RY信號(hào)使用不當(dāng),也會(huì)產(chǎn)生ERROR信號(hào)。

為便于分析開鎖過(guò)程中,系統(tǒng)狀態(tài)之間的轉(zhuǎn)換,圖10.4.3中給出了中間變量的波形圖,具體含義這里不再贅述,讀者可自行分析。