MC74VHCT24AM比較上述交通燈控制系統(tǒng)寄存器傳輸級(jí)和結(jié)構(gòu)級(jí)的Verilog描述可知,寄存器傳輸級(jí)描述簡(jiǎn)單方便,不需要知道電路的具體結(jié)構(gòu)。隨著數(shù)字系統(tǒng)復(fù)雜性的增加,寄存器傳輸級(jí)描述更表現(xiàn)出優(yōu)越性。

用FPGA器件實(shí)現(xiàn)交通燈控制系統(tǒng)

用Altera公司的FLEX10K系列器件EPF10K10LC84-4實(shí)現(xiàn)上述設(shè)計(jì)的過(guò)程如下:

在Quartus Ⅱ 5・0軟件中建立一個(gè)新的工程項(xiàng)目,輸入上述HDL文件,對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行編譯:

新建一個(gè)仿真波形文件,給出輸入、輸出信號(hào)的激勵(lì)波形,對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行時(shí)序仿真,得到如圖10.4.2所示的波形。分析波形圖可知,在AB段開(kāi)始時(shí),低電平有效的RESET信號(hào)使系統(tǒng)直接進(jìn)人主干道綠燈亮、支干道紅燈亮的初始狀態(tài)。BC段表示支干道有車,s=1,并且主干道綠燈需亮足60s,系統(tǒng)轉(zhuǎn)換到CD段,主干道黃燈亮、支干道紅燈亮,持續(xù)5s后轉(zhuǎn)換到DE段,此時(shí)主干道紅燈亮、支千道綠燈亮c由于支干道一直有車,DE段持續(xù)30s后,系統(tǒng)才進(jìn)人主干道紅燈亮、支干道黃燈亮的EF段,5s后又回到主干道綠燈亮、支干道紅燈亮的狀態(tài),如圖10.4.2中FG段。在主干道紅燈亮、支干道綠燈亮的HI段,當(dāng)支干道沒(méi)有車s=0時(shí),系統(tǒng)立刻轉(zhuǎn)換到下一個(gè)狀態(tài),并準(zhǔn)各進(jìn)入主干道綠燈亮、支干道紅燈亮的狀態(tài)。仿真結(jié)果完全符合設(shè)計(jì)要求.

選定目標(biāo)器件EPF10K10LC84-4,將輸人、輸出信號(hào)分配到器件相應(yīng)的引腳上,如表10.4.1所示。然后重新編譯設(shè)計(jì)項(xiàng)日,生成下載文件(文件后綴為.pof或.sof)。

將下載文件寫(xiě)入到目標(biāo)器件中,就是一塊專用的交通燈控制電路。寄存器傳輸級(jí)描述對(duì)數(shù)字密碼鎖進(jìn)行寄存器傳輸級(jí)的HDL描述如例10.4.3所示。它分為3

部分,第一部分定義了系統(tǒng)的輸人nREsET、TRY、READ、BIT、CLK,輸出0PEN、ERROR,所用的寄存器以及系統(tǒng)內(nèi)部信號(hào)變量。第二部分說(shuō)明了控制單元工作的時(shí)序關(guān)系。第三部分是處理單元的操作。

根據(jù)圖10,2.16所示的數(shù)字密碼鎖控制器的ASM圖,可以編寫(xiě)出HDL描述�？刂茊卧腍DL描述用兩個(gè)always語(yǔ)句描述其時(shí)序過(guò)程。第一個(gè)always語(yǔ)句說(shuō)明異步復(fù)位信號(hào)RESET使系統(tǒng)進(jìn)人初態(tài)SO,并且系統(tǒng)狀態(tài)轉(zhuǎn)換是在時(shí)鐘CLK的上升沿進(jìn)行的。第二個(gè)always語(yǔ)句是由case多路分支語(yǔ)句構(gòu)成,說(shuō)明控制單元的5種狀態(tài),以及狀態(tài)之間的轉(zhuǎn)換條件。

第三部分處理單元的HDL編寫(xiě),可以根據(jù)圖10.2.15所示的結(jié)構(gòu)圖進(jìn)行。其中第一個(gè)always語(yǔ)句說(shuō)明計(jì)數(shù)器在控制信號(hào)CNT的作用下進(jìn)行計(jì)數(shù),其輸出作為選擇器的選擇信號(hào)。當(dāng)計(jì)數(shù)器輸出為111,即8位密碼全部輸人.