M74HC4051M1R用Ⅴenlog HDL描述數(shù)字統(tǒng)時,可以分為幾種形式?各種描述形式的特點是什么?

數(shù)字系統(tǒng)中,通常借助于什么編寫控制單元的Ⅴerilog HDL描述?

比較交通燈控制系統(tǒng)的結(jié)構(gòu)級描述和寄存器傳輸級描述 ,可以得出什么結(jié)論?

數(shù)字系統(tǒng)的設計方法有兩種:自下而上的設計方法和自上而下的設計方法。現(xiàn)代數(shù)字系統(tǒng)的設計常采用自上而下的設計方法。自上而下設計方法的設計步驟是:明確所要設計系統(tǒng)的邏輯功能一→確定實現(xiàn)系統(tǒng)功能的算法,畫出系統(tǒng)方框圖一→設計數(shù)據(jù)處理單元一)設計控制單元。

ASM圖是數(shù)字系統(tǒng)自上而下設計方法中經(jīng)常采用的設計工具,它是指數(shù)字系統(tǒng)控制算法的流程圖,可以將語言描述的設計問題變成時序流程圖的描述,從而獲得狀態(tài)函數(shù)或輸出函數(shù),得出相應的硬件電路。

寄存器傳輸語言也是數(shù)字系統(tǒng)自上而下設計方法中采用的設計工具,它可以將系統(tǒng)技術要求與硬件電路實現(xiàn)之間建立一一對應關系,并能完整地描述數(shù)字系統(tǒng)內(nèi)數(shù)據(jù)的有序流動和處理.

數(shù)字系統(tǒng)的實現(xiàn)方法有多種,這里介紹了采用通用集成邏輯器件和采用可編程邏輯器件兩種方法。采用通用集成邏輯器件是傳統(tǒng)的、成熟的實現(xiàn)方法。采用可編程邏輯器件時,用戶可以將設計的數(shù)字系統(tǒng),用圖形輸入方式或硬件描述語言方式或兩者的混合方式,輸入到開發(fā)系統(tǒng),生成編程用的JE-DEC文件,編程到芯片中.Ⅴer山g HDL是常用的硬件描述語言,采用VerilogHDL可以簡化數(shù)字系統(tǒng)的實現(xiàn)過程。

算法狀態(tài)機,初始狀態(tài)為幾的數(shù)字系統(tǒng),有兩個控制信號X和y,當.Yy=10時,寄存器R加1,系統(tǒng)轉(zhuǎn)到第二個狀態(tài)rl。如果Xy=01時,寄存器R清零,同時系統(tǒng)從幾轉(zhuǎn)到第三個狀態(tài)幾。其他情況下系統(tǒng)處于初始狀態(tài)幾。試畫出該數(shù)字系統(tǒng)的ASM圖。

一個數(shù)字系統(tǒng)的數(shù)據(jù)處理單元由觸發(fā)器E和F、4位二進制計數(shù)器為以及必要的門電路組成。計數(shù)器的各位為44、A3、A2、A1。系統(tǒng)開始處于初始狀態(tài),當信號s=0時,系統(tǒng)保持在初始狀態(tài);當信號s=1時,計數(shù)器⒕和觸發(fā)器F清零。從下一個時鐘脈沖開始,計數(shù)器進行加1計數(shù),直到系統(tǒng)操作停止。A4和A3的值決定了系統(tǒng)的操作順序。

當A3=0時,觸發(fā)器E清零,計數(shù)器繼續(xù)計數(shù)。

當A3=1時,觸發(fā)器E置1,并檢測到A4,A4=0時,繼續(xù)計數(shù);當A4=1時,觸發(fā)器F置1,并停止計數(shù),回到系統(tǒng)初始狀態(tài)。

試畫出該系統(tǒng)的ASM圖。

畫出該系統(tǒng)控制單元的狀態(tài)圖,并用D觸發(fā)器及必要的門電路設計控制單元。

用一個觸發(fā)器一個狀態(tài)方法實現(xiàn)圖題10.2.3所示的ASM圖。

一個數(shù)字系統(tǒng)控制單元的狀態(tài)圖如圖題10.2.4所示,試畫出等效的ASM圖(狀態(tài)框是空的),并用D觸發(fā)器和數(shù)據(jù)選擇器實現(xiàn)控制單元電路。

數(shù)字系統(tǒng)的AsM圖如圖題10.2.5所示,試設計系統(tǒng)的控制單元電路。