TDA8787AHL/C3151電子設(shè)備中的干擾可能來(lái)自設(shè)備的外部和內(nèi)部,采取防干擾措施時(shí)應(yīng)分別處理。對(duì)于來(lái)自內(nèi)部的干擾,可在電路設(shè)計(jì)時(shí)采取措施,比如避免回路、避免平行走線、將發(fā)熱元件安放在設(shè)各邊緣處或較空處、采用差動(dòng)放大電路、輸人部分與輸出部分距離遠(yuǎn)一些,增設(shè)屏蔽隔板等。對(duì)于來(lái)自外部的十?dāng)_,可采用金屬屏蔽、一點(diǎn)接地、提高輸入電路的輸人電平、在輸人端和輸出端采用去耦電路等防干擾措施。

數(shù)字電子技本基礎(chǔ),邏輯函數(shù),一個(gè)較復(fù)雜的邏輯電路要受到多種因素的影響,也就是有多個(gè)邏輯變量。電路輸出與輸入之間可用一種函數(shù)(稱邏輯函數(shù))形式來(lái)表示。一個(gè)邏輯函數(shù)可以有多種表達(dá)式,如何獲得最簡(jiǎn)表達(dá)式,使邏輯圖簡(jiǎn)單、應(yīng)用電子元件最少,就需要對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)(一般以化簡(jiǎn)成與或表達(dá)式為目的).常用的化簡(jiǎn)方法有代數(shù)化簡(jiǎn)法和卡諾圖化簡(jiǎn)法。

代數(shù)化簡(jiǎn)法 就是反復(fù)使用邏輯代數(shù)的基本公式,消去邏輯函數(shù)式中多余的乘積項(xiàng)和每個(gè)乘積項(xiàng)中多余的因子,以求得最簡(jiǎn)式。在化簡(jiǎn)過(guò)程中,常用的方法有:

并項(xiàng)法 將兩項(xiàng)合并為一項(xiàng),并消去一個(gè)因子。如:

ABC+ABC=AB (C+C) =AB

吸收法 將多余乘積項(xiàng)吸收掉,如:

AB+ABCD=AB

消去法 消去乘積中多余因于,如:

AB+Ac+BC=AB+ (A+B)bC=AB+ABC=AB+C

配項(xiàng)法 用如(A+a)乘某一項(xiàng),可使其變?yōu)閮身?xiàng),再與其他項(xiàng)合并化簡(jiǎn),如:

AB+AC+BC=AB+AC (A+A) BC=AB+AC+ABC+ABC= (AB+ABC) +(AC+ABC) =AB+AC

卡諾圖化簡(jiǎn)法 將函數(shù)的最小項(xiàng)表達(dá)式中的各最小項(xiàng)相應(yīng)地填人一個(gè)特定的方格圖內(nèi),此方格圖即為卡諾圖。

邏輯函數(shù)最小項(xiàng)及最小項(xiàng)表達(dá)式 對(duì)于n變量函數(shù),如果與或表達(dá)式的每個(gè)乘積項(xiàng)都包含n個(gè)因子,而這n個(gè)因子分別為n個(gè)變量的原變量或反變量,每個(gè)變量在乘積項(xiàng)中僅出現(xiàn)一次,則這樣的乘積項(xiàng)稱為函數(shù)的最小項(xiàng),這樣的與或表達(dá)式稱為最小項(xiàng)表達(dá)式。最小項(xiàng)的性質(zhì)如下:對(duì)輸人變量的任何一組取值,在所有最小項(xiàng)(2n個(gè))中必有――個(gè)而且僅有一個(gè)最小項(xiàng)的值為1;在輸入變量的任何一組取值下,任意兩個(gè)最小項(xiàng)的乘積為0;全體最小項(xiàng)的和為1。

用卡諾圖表示邏輯函數(shù) 把邏輯函數(shù)化為最小項(xiàng)表達(dá)式后,在卡諾圖上各最小項(xiàng)所對(duì)應(yīng)的小方格內(nèi)填人1.其余方格填人0,就得到了表示該邏輯函數(shù)的卡諾圖。某四變量邏輯函數(shù)經(jīng)化簡(jiǎn)后得到:

Z=ABCD+ABCD+ABCD十ABCD+ABCD+ABCD+ABCD+ABCD

在各最小項(xiàng)所對(duì)應(yīng)的小方格內(nèi)填入1,其余方格填人0,得到如圖14-21所示邏輯函數(shù)的卡諾圖。

用卡諾圖法化簡(jiǎn)邏輯函數(shù) 首先把函數(shù)變換為與或表達(dá)式,畫(huà)出卡諾圖。在卡諾圖上將2個(gè)為1的相鄰方格分別畫(huà)成方格群,整理每個(gè)方格群的公因子作為乘積項(xiàng),最后把整理后的乘積項(xiàng)相加起來(lái),就形成化簡(jiǎn)后的與或表達(dá)式。

化簡(jiǎn)時(shí),應(yīng)遵循下列幾項(xiàng)原則:

所謂2n個(gè)1相鄰畫(huà)成一個(gè)方格群是指n=0,1,2,3,4時(shí)分別為1個(gè)1,2個(gè)1,4個(gè)1,8個(gè)1,16個(gè)1相鄰構(gòu)成方形(或矩形)。

包圍圈越大,方格群中包含的最小項(xiàng)(2n個(gè))越多,公因子越少,化簡(jiǎn)結(jié)果越簡(jiǎn)單。

畫(huà)包圍圈時(shí),最小項(xiàng)可以被重復(fù)包圍,但每個(gè)方格群至少要有一個(gè)最小項(xiàng)與其他方格群不重復(fù)。

必須把函數(shù)的全部最小項(xiàng)都圈完,方格群的個(gè)數(shù)越少越好。

集成邏輯門(mén)電路,TL與非門(mén)電路 電路大致由輸人級(jí)、倒相級(jí)和輸出級(jí)組成,由于其輸人端和輸出端都是三極管結(jié)構(gòu),叉稱三極管一三極管邏輯電路。如圖14-22所示為CT54/74H系列bL與非門(mén)典型電路,V3、R1組成輸入級(jí),Ⅴ4、R2、R3組成倒相級(jí),Ⅴ5、Ⅴ6、Ⅴ7、R4、R5組成輸出級(jí)。

深圳市唯有度科技有限公司http://wydkj.51dzw.com/