為了提高信道的有效利用率，如前所述采用了不等待確認(rèn)幀返回就連續(xù)發(fā)送若干幀的方案。由于允許連續(xù)發(fā)送多個(gè)未被確認(rèn)的幀 ，幀號就需采用多位二進(jìn)制才能加以區(qū)分。因?yàn)榉脖话l(fā)出去尚未被確認(rèn)的幀都可能出錯(cuò)或丟失而要求重發(fā)，因而這些幀都要保留下來。發(fā)送方有較大的發(fā)送緩沖區(qū)保留可能要求重發(fā)的未被確認(rèn)的幀。

緩沖區(qū)容量總是有限的，如果接收方不能以發(fā)送方的發(fā)送速率處理接收到的幀，則還是可能用完緩沖容量而暫時(shí)過載。為此，可引入類似于空閑RQ控制方案的調(diào)整措施，其本質(zhì)是在收到一確定幀之前，對發(fā)送方可發(fā)送的幀的數(shù)目加以限制。這是由發(fā)送方調(diào)整保留在重發(fā)表中的待確認(rèn)幀的數(shù)目來實(shí)現(xiàn)的。如果接收方來不及時(shí)對心到的幀進(jìn)行處理，則便停發(fā)確認(rèn)信息，此時(shí)發(fā)送方的重發(fā)送方的重發(fā)表就會(huì)增長，當(dāng)達(dá)到重發(fā)表限度時(shí)，發(fā)送方就不再發(fā)送新幀，直至再次收到確認(rèn)信息為止。

發(fā)送方存放待確認(rèn)幀的重發(fā)表中，應(yīng)設(shè)置待確認(rèn)幀數(shù)目的最大限度，這一限度被稱為鏈路的發(fā)送窗口。如果窗口設(shè)置為1，即發(fā)送方緩沖能力僅為一個(gè)幀，則傳輸控制方案就回到了空閑RQ方案，此時(shí)傳輸效率很低。故窗口限度應(yīng)選為使接收方盡量能處理或接受收到的所有幀。當(dāng)然選擇時(shí)還必須考慮諸如幀的最大長度、可使用的緩沖存空間以及傳輸速率等因素。

制造商:TE Connectivity產(chǎn)品種類:編碼器RoHS:是系列:DP11產(chǎn)品:Magnetic Encoders端接類型:Through Hole軸類型:Round / Plain帶開關(guān):Pushbutton Switch封裝:Bulk大小/尺寸:11.7 mm x 13.8 mm商標(biāo):TE Connectivity / Citec產(chǎn)品類型:Encoders工廠包裝數(shù)量:1000子類別:Encoders零件號別名:5-1879323-1

高速數(shù)據(jù)傳輸技術(shù)是現(xiàn)代信息技術(shù)的前沿科技，同時(shí)也是整個(gè)數(shù)據(jù)鏈技術(shù)的瓶頸之一，為此技術(shù)人員不斷地尋找新的方法。CPCI(Compact PCI)總線就是其中一個(gè)解決方案。CPCI總線是當(dāng)前流行的高速嵌入式計(jì)算機(jī)總線，目前大多數(shù)嵌入式計(jì)算機(jī)系統(tǒng)的接口最終都要經(jīng)過CPCI總線與計(jì)算機(jī)內(nèi)存進(jìn)行交互。CPCI的總線規(guī)范保證了其具有良好的兼容性和可靠性。

系統(tǒng)主要由PCI9054和FPGA構(gòu)成，系統(tǒng)結(jié)構(gòu)圖以及信號連接。通過利用FPGA的可編程性，可實(shí)現(xiàn)更多的擴(kuò)展功能，如與DSP，A/D等不同速率間接高速通信等。協(xié)議轉(zhuǎn)換芯片PCI9054的作用就是保證本地?cái)?shù)據(jù)采集板卡和主CPU板卡之間的數(shù)據(jù)可以高速準(zhǔn)確地傳輸。

整個(gè)CPCI接口的設(shè)計(jì)思路為：FPGA通過橋接芯片PCI9054與CPCI總線連接，其內(nèi)部使用異步雙口RAM來進(jìn)行高速數(shù)據(jù)的緩沖，通過使用VerilogHDL語言編程來控制FPGA中的異步雙口RAM，以實(shí)現(xiàn)系統(tǒng)數(shù)據(jù)在嵌入式CUP板卡內(nèi)存與CPCI板卡之間的高速傳輸。

PCI9054提供了3種物理總線接口：CPCI總線接口、LOCAL總線接口和串行EPROM接口。其中CPCI總線接口協(xié)議在嵌入式操作系統(tǒng)中的驅(qū)動(dòng)包已經(jīng)帶有，而串行EEPROM的初始化是由PLX公司的PLXMON軟件在嵌入式操作系統(tǒng)中進(jìn)行在線燒寫的，所以本系統(tǒng)設(shè)計(jì)的重點(diǎn)就是關(guān)于LOCAL總線接口的控制.