新的快速富立葉變換(FFT)浮點(diǎn)IP核，用來優(yōu)化該公司的有嵌入數(shù)字信號(hào)處理(DSP)區(qū)塊的Stratix FPGA系列。該IP核和IEEE 754兼容，使產(chǎn)品開發(fā)者能設(shè)計(jì)需要FFT處理功能的應(yīng)用在軍事，工業(yè)和醫(yī)療系統(tǒng)。

浮點(diǎn)FFT核和定點(diǎn)FFT核相比，在動(dòng)態(tài)范圍和簡化系統(tǒng)設(shè)計(jì)上有更大的優(yōu)點(diǎn)。Stratix DSP區(qū)塊，能以超過250MHz的速度直接支持36x36個(gè)乘法器，在實(shí)現(xiàn)浮點(diǎn)功能上有重要意義的優(yōu)點(diǎn)。

新核已經(jīng)用ModelSim軟件V 5.6A和Quartus II V2.2合成軟件證明。

配置:Dual Common Cathode Vf - 正向電壓:1.5 V 最大浪涌電流:125 A Ir - 反向電流 :10 uA 恢復(fù)時(shí)間:50 ns 最小工作溫度:- 55 C 最大工作溫度:+ 150 C 封裝:Tube 高度:8.89 mm 長度:10.54 mm 產(chǎn)品:Rectifiers 寬度:4.7 mm 商標(biāo):Vishay General Semiconductor Pd-功率耗散:- 產(chǎn)品類型:Rectifiers 1000 子類別:Diodes & Rectifiers 單位重量:6 g

新的Stratix有7Mb的片上存儲(chǔ)器，能在內(nèi)部存儲(chǔ)器上實(shí)現(xiàn)很大的FFT。此外，兩種可用的核版本支持外接存儲(chǔ)器接口，允許無限制的變換大小。

這種新核包括一套完整的基于MATLAB的實(shí)用程序，能用來產(chǎn)生和分析ModelSim軟件仿真和Quartus II V2.2合成軟件的測試標(biāo)準(zhǔn)。

Altera公司換提供一套和IEEE 754兼容的免費(fèi)的運(yùn)算符，包括乘法器和加法器/減法器，支持單一的或擴(kuò)展的格式。IEEE 754兼容的乘法器可用單一的Stratix DSP區(qū)塊來實(shí)現(xiàn)，大約200邏輯元件。

(素材來源：eccn和ttic.如涉版權(quán)請聯(lián)系刪除。特別感謝）