在DRAM結(jié)構(gòu)中，電容存儲單元的充放電過程直接受晶體管所控制。

隨著晶體管尺寸縮小接近物理極限，制造變量和微負(fù)載效應(yīng)正逐漸成為限制DRAM性能（和良率）的主要因素。

對于先進(jìn)的DRAM，晶體管的有源區(qū) (AA) 尺寸和形狀則是影響良率和性能的重要因素。

在本研究中，我們將為大家呈現(xiàn)，如何利用SEMulator3D研究先進(jìn)DRAM工藝中存在的AA形狀扭曲和與之相關(guān)的微負(fù)載效應(yīng)與制造變量。

按照電路流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。

在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件并行排列，這樣不但美觀，而且裝旱容易，易于批量生產(chǎn)。

多層印制電路板中，可設(shè)置接地層，接地層設(shè)計成網(wǎng)狀。地線網(wǎng)格的間距不能太大，因?yàn)榈鼐�的一個主要作用是提供信號回流路徑，若網(wǎng)格的間距過大，會形成較大的信號環(huán)路面積。

地線阻抗的大小是由哪些參數(shù)決定的，RDC是導(dǎo)線上的直流電阻值，jwL是感抗。

(素材來源：eccn和ttic.如涉版權(quán)請聯(lián)系刪除。特別感謝）