DAC輸出的精度受到DAC增益和失調(diào)誤差（內(nèi)部誤差）以及信號(hào)鏈中其他元器件件（系統(tǒng)級(jí)誤差）的影響。例如，有些DAC集成了輸出放大器，而有些DAC則需要外部放大器，這便可能成為額外的誤差源。

在數(shù)據(jù)手冊(cè)中，最相關(guān)的技術(shù)規(guī)格是在術(shù)語部分中定義。對(duì)于DAC，該部分列出了失調(diào)誤差和增益誤差等參數(shù)。

零電平誤差衡量將零電平碼(0x0000)載入DAC寄存器時(shí)的輸出誤差。

ClockMatrix2產(chǎn)品家族的關(guān)鍵特性

高度集成的6通道精密時(shí)鐘源，無需額外的高速接口抖動(dòng)衰減器

時(shí)鐘輸出上的88fs-rms相位抖動(dòng)，輸出超低抖動(dòng)時(shí)鐘，支持高速串行鏈路（高達(dá)112Gbps PAM-4 PHY）

支持多種標(biāo)準(zhǔn)和協(xié)議，包括同步以太網(wǎng)（Sync-E）和IEEE1588

遵守G.8262.1和G.8262電信邊界時(shí)鐘要求以及G.8273.2 C類和D類時(shí)間精度

數(shù)據(jù)速率112Gbps PAM-4同步以太網(wǎng)PHY超低抖動(dòng)時(shí)鐘輸出基于2019年推出的用于5G無線和100/200Gbps有線網(wǎng)絡(luò)的ClockMatrix產(chǎn)品，此次推出的第二代產(chǎn)品進(jìn)一步提升了性能，相位抖動(dòng)低至88fs-rms。

16:9寬屏幕陽光下可視模塊(Sunlight Readable Display Module)擁有彈性組合、工業(yè)級(jí)設(shè)計(jì)及5萬小時(shí)的背光壽命，兼具硬件耐用性與未來升級(jí)性，可廣泛應(yīng)用各種工業(yè)環(huán)境、物聯(lián)網(wǎng)、智慧城市等領(lǐng)域。

(素材來源：eccn和21ic.如涉版權(quán)請(qǐng)聯(lián)系刪除。特別感謝）