數(shù)字信號處理器芯片，采用靜態(tài)CMOS工藝技術(shù)設(shè)計(jì)，功耗低、抗干擾能力強(qiáng)。

其結(jié)構(gòu)簡單，指令執(zhí)行速度快（單周期指令的執(zhí)速度為50ns），指令的源代碼與C1XX和C2XX系列保持兼容并且向上兼容第5代DSP（C5X系列）。

F206處上集成的32K×16位的Flash存儲(chǔ)器由二塊相互獨(dú)立的16K×16位的Flash存儲(chǔ)器組成（Flash0和Flash1），可分別獨(dú)立地對它們進(jìn)行讀取、擦除和編程等操作。第二塊Flash工作模式的切換分別由片上2個(gè)I/O映射寄存器控制。

這二塊Flash存儲(chǔ)器，一塊用于存放固化程序，程序調(diào)試完成后通過DSP仿真頭將程序直接寫入Flash中；另一塊可用于存放重要參數(shù)，可通過鍵盤、通信端口以及運(yùn)行程序自動(dòng)地將數(shù)據(jù)寫入Flash中，從而實(shí)現(xiàn)對Flash存儲(chǔ)器的“在線”擦、寫。

模擬混合電路部分：

1個(gè)集成放大器，其增益和濾波器頻率可由外部的電容和電阻設(shè)定；

1個(gè)可編程增益放大器和1個(gè)8Ω的差分話筒驅(qū)動(dòng)器相連，通過對控制寄存器進(jìn)行編程，話筒驅(qū)動(dòng)器可以設(shè)置為0dB增益或者不發(fā)聲，通過編程，話筒驅(qū)動(dòng)器的輸入可以選擇放大了的DAC輸出（Data_Out PGA），也可以是ADC的輸入信號；

變換器的參考電壓輸入端（DT_REF）應(yīng)接2.5V或1.5V電壓（當(dāng)DACDD是5V時(shí)，應(yīng)接2.5V；當(dāng)DAVDD是3.3V時(shí)，應(yīng)接1.5V）。

邏輯和其它電路部分：邏輯電路的功能是執(zhí)行串口操作以及通過串口的二次通信對控制寄存器進(jìn)行編程。這些控制寄存器用于設(shè)置放大器增益，選擇循環(huán)功能以及讀取ADC的溢出標(biāo)志等。此外，還有一個(gè)Flash寫命名能電路，它提供了一個(gè)外部的邏輯輸入，并且可以為外部存儲(chǔ)器設(shè)備的寫使能電路提供電源，這個(gè)Flash寫使能電路采用數(shù)字電源供電。

PWM1和PWM4同相，沒有移相，此時(shí)副邊輸出電壓最高，如果不計(jì)損耗，那么副邊的輸出電壓為nVin，這是滿調(diào)制時(shí)的輸出，此時(shí)副邊通過主開關(guān)反并二極管來整流，即為不控整流。

原邊的開關(guān)作用相當(dāng)于把輸入信號調(diào)制為交流的方波信號，副邊二極管則把該信號解調(diào)為直流電壓輸出，此時(shí)不存在脈寬的空缺，同時(shí)封鎖副邊脈沖。

變壓器原邊輸入信號vab,由于S1及S4和S2及S3的脈寬均為T/2(T為開關(guān)周期)，vab正半波和負(fù)半波經(jīng)歷時(shí)間均為T/2(即π），vab經(jīng)過副邊整流之后可得到最大的輸出電壓。

上海德懿電子科技有限公司  www.deyie.com

來源：21ic.如涉版權(quán)請聯(lián)系刪除。圖片供參考