為了發(fā)揮批量生產(chǎn)的優(yōu)勢(shì),校準(zhǔn)和調(diào)整必須在晶圓級(jí)進(jìn)行,換句話說,要在劃片和封裝之前進(jìn)行。

在某些情況下,同一片晶圓上的所有的傳感器可能會(huì)同時(shí)暴露于相同的嚴(yán)格定義的校準(zhǔn)條件下。例如智能溫度傳感器的校準(zhǔn)使用一個(gè)溫度穩(wěn)定的晶片卡盤。

這種并行方法的優(yōu)點(diǎn)是創(chuàng)造校準(zhǔn)條件的相關(guān)時(shí)間和費(fèi)用成本被許多傳感器分?jǐn)偭�。另一方�?這種方法一個(gè)主要的缺點(diǎn)是由劃片和封裝產(chǎn)生的額外的誤差沒有考慮在內(nèi)。

如對(duì)雙極性器件，導(dǎo)敢電流增益和PN結(jié)反向漏電電流變化，擊穿電壓蠕變等。

在閂鎖的通路中，電壓下降并有大電流通過，存在晶閘管效應(yīng)的通路在EBIC像中呈現(xiàn)亮區(qū)，根據(jù)電路相應(yīng)版圖便可確定發(fā)生閂鎖的具體部位。改變?nèi)肷潆娮邮芰炕蚋淖働阱與襯底間的注入電流，便可判斷電路內(nèi)部各閂鎖結(jié)構(gòu)的觸發(fā)靈敏度。

對(duì)器件施加電源電壓10V，在被測(cè)端子上施加電壓或電流信號(hào)（輸入端接入適當(dāng)邏輯電平，輸出端開路），用于模擬正常工作狀態(tài)下輸入/輸出端受電干擾信號(hào)時(shí)引起的觸發(fā)，根據(jù)這時(shí)電源電流的變化，便可判斷閂鎖發(fā)生時(shí)的電信號(hào)電平。

抑制閂鎖效應(yīng)的主要方法是切斷觸發(fā)通路和降低其靈敏度，不使寄生晶體管工作或降低寄生晶體管電流放大系數(shù)。

氧化層中存在上述4種電荷，當(dāng)這些電荷位置或密度變化時(shí)，調(diào)制了硅表面勢(shì)，因此，凡是與表面勢(shì)有關(guān)的各種電參數(shù)均受到影響。

對(duì)MOS器件引起閾值電壓及跨導(dǎo)漂移，甚至源一漏擊穿；對(duì)電荷耦合器件則引起轉(zhuǎn)移效率降低等。在這4種電荷中，以可動(dòng)離子電荷最不穩(wěn)定，對(duì)器件可靠性的影響最大。

可以是正電荷，也可以是負(fù)電荷，這取決于氧化層陷阱中俘獲的是空穴還是電子， 而這些被俘獲的載流子來自X射線、7射線或電子束在氧化層中引起的輻射電離，以及溝 道內(nèi)或襯底的熱載流子的注入。

HC32F460PETB