開發(fā)工具(或一個獨(dú)立的程序或電子數(shù)據(jù)表)應(yīng)該可以為給定設(shè)計(jì)提供功率預(yù)估值，但它們需要從你那兒得到許多附加信息，其中一些可能只是有根據(jù)的推測。如果有FPGA開發(fā)板，就應(yīng)該有方法測量各種情況下的供電電流。

從不改變PCB就能更新器件中受益,一些FPGA系列包含眾多引腳兼容的器件，可以在需要時讓你切換到更大(或更便宜和更小)的器件。只是要確保針對最少數(shù)量的引腳輸出進(jìn)行設(shè)計(jì)。

為不同的供電電壓和I/O標(biāo)準(zhǔn)劃分I/O組、PLL要求以及DDR接口要求。

通常很難計(jì)算一塊電路板要求的最大電流。但FPGA電源設(shè)計(jì)相當(dāng)有技巧。FPGA所需電流很大程度上取決于邏輯設(shè)計(jì)和時鐘頻率。

同樣一個器件在一個設(shè)計(jì)中可能只需0.5W，而在另一個設(shè)計(jì)中可能高達(dá)5W。

一些開發(fā)板甚至內(nèi)嵌電流計(jì)顯示器,只是要確保增加足夠多余量應(yīng)對設(shè)計(jì)更改以及特殊工藝/溫度要求。

兩電平拓?fù)鋬H在低頻時總損耗較小，NPC1和NPC2拓?fù)涞目倱p耗在16kHz時存在交叉點(diǎn)，交叉點(diǎn)前NPC2拓?fù)湔w損耗低于NPC1拓?fù)�，效率更�?yōu).

在交叉點(diǎn)后NPC1拓?fù)涞目倱p耗的上升速率低于NPC2拓?fù)�，高頻下NPC1拓?fù)涞男矢鼉?yōu)，值得注意的是交叉點(diǎn)的頻率也隨應(yīng)用工況和具體器件特性不同而略有差異。

NPC1中的鉗位二極管更換為IGBT和反并聯(lián)二極管就形成了ANPC拓?fù)洌渫卣沽藘蓷l零電平換流路徑，通過對零電平換流路徑的選擇和控制可以實(shí)現(xiàn)更均衡的損耗分布和更小的換流回路雜感。