程序設(shè)計中采用計數(shù)器來實現(xiàn)，當(dāng)計數(shù)器值為0-((n/2)-1)=-3時，輸出時鐘信號進(jìn)行翻轉(zhuǎn)，同時給計數(shù)器一個復(fù)位信號，使下一個時鐘上升沿到來時，計數(shù)器重新開始計數(shù)，不斷循環(huán)下去。

根據(jù)所需的時鐘頻率為512kHz的時鐘，而晶振時鐘的頻率為8192kHz，晶振時鐘與所需的時鐘頻率恰巧是16倍的整數(shù)倍關(guān)系，因此需要對8192kHz的晶振時鐘進(jìn)行16分頻來獲得所需要的時鐘。

根據(jù)整數(shù)倍分頻器的設(shè)計方法原理，通過ISE9.1邏輯設(shè)計工具，利用VHDL硬件描述語言來進(jìn)行16分頻的分頻器設(shè)計。然而16又是偶數(shù)，所以需要設(shè)計的是偶數(shù)分頻器。對設(shè)計的內(nèi)容通過Modelsim6.5仿真軟件進(jìn)行仿真驗證。

各個電子元件之間連接的另一種方式,是將兩個電子元件(可相同可不同)頭與頭相連,尾于尾相接的連接方式,是電路中另一種電子元件相連接的方式,叫作并聯(lián)電路。

程序設(shè)計中采用計數(shù)器來實現(xiàn)，當(dāng)計數(shù)器值為0-((n/2)-1)=-15時，輸出時鐘信號進(jìn)行翻轉(zhuǎn)，同時給計數(shù)器一個復(fù)位信號，使下一個時鐘上升沿到來時，計數(shù)器重新開始計數(shù)，不斷循環(huán)下去。

當(dāng)8192kHz的晶振時鐘輸入32個時鐘，系統(tǒng)輸出1個時鐘，即一個256kHz頻率的時鐘。

混聯(lián),顧名思義就是多種電子器件的連接方式是混合連接,即串聯(lián)方式和并聯(lián)方式都存在于同一個電路里,這一連接方式在電路、機床、混合動力系統(tǒng)中較為常用。其中電路即混聯(lián)電路,方式為既有串聯(lián)電路方式,也有并聯(lián)電路方式。