時鐘頻率為1kHz的時鐘，而晶振時鐘的頻率為8192kHz，晶振時鐘與所需的時鐘頻率恰巧是8192倍的整數(shù)倍關(guān)系，因此需要對8192kHz的晶振時鐘進行8192分頻來獲得所需要的時鐘。

根據(jù)整數(shù)倍分頻器的設(shè)計方法原理，通過ISE9.1邏輯設(shè)計工具，利用VHDL硬件描述語言來進行8192分頻的分頻器設(shè)計。然而8192又是偶數(shù)，所以需要設(shè)計的是偶數(shù)分頻器。對設(shè)計的內(nèi)容通過Modelsim6.5仿真軟件進行仿真驗證。

當8192kHz的晶振時鐘輸入8個時鐘，系統(tǒng)輸出1個時鐘，即一個1kHz頻率的時鐘。

第二，執(zhí)行速度快。由于操作系統(tǒng)和應(yīng)用軟件都復(fù)制到DRAM，由RAM來執(zhí)行可以達到最快的速度。當然這要求DRAM具有相當大的容量。此外，斷電時需要先將機器的狀態(tài)保存到非易失性存儲器中去，因此該過程速度較慢。

第三，功耗比較大。PC模式主要考慮的是達到最高的性能，沒有考慮降低功耗。

SRAM的待機功率比較小，這一點對于依靠電池供電的系統(tǒng)非常重要。

另外，作為非易失性存儲器，閃存已經(jīng)取代了EPROM。裝置有小型微處理器的系統(tǒng)，通常都是直接從閃存中讀取啟動編碼/OS/應(yīng)用程序，并執(zhí)行的。因此閃存內(nèi)需要有隨機存取的接口，所以只有NOR-型的閃存才能用。

程序設(shè)計中采用計數(shù)器來實現(xiàn)，當計數(shù)器值為0-((n/2)-1)=-4095時，輸出時鐘信號進行翻轉(zhuǎn)，同時給計數(shù)器一個復(fù)位信號，使下一個時鐘上升沿到來時，計數(shù)器重新開始計數(shù)，不斷循環(huán)下去。