模塊基于FPGA+DAC的硬件結(jié)構(gòu)，采用軟件DDS原理方式來(lái)產(chǎn)生梳狀譜信號(hào)。

為了降低梳狀譜信號(hào)的峰均功率比，利用遺傳算法對(duì)信號(hào)的各個(gè)子載波的初始相位進(jìn)行了優(yōu)化，計(jì)算出一組優(yōu)于代數(shù)次優(yōu)解的初始相位組合，將峰均功率比從次優(yōu)解的4.98dB降低到了3.98dB，同時(shí)提高了梳狀譜信號(hào)的子載波功率和帶外雜散抑制，優(yōu)化了梳狀譜模塊的信號(hào)質(zhì)量。

模塊在梳狀譜信號(hào)輸出范圍170MHz~230 MHz，頻譜間隔1MHz情況下，子載波功率為-35.5dBm，帶外雜散抑制為64dBc，完全滿(mǎn)足校準(zhǔn)源指標(biāo)要求。

通過(guò)采用數(shù)據(jù)時(shí)鐘恢復(fù)技術(shù)產(chǎn)生一個(gè)多相位的采樣時(shí)鐘，并結(jié)合ADC的測(cè)試模式來(lái)確認(rèn)每一個(gè)通道的采樣相位，能夠自動(dòng)對(duì)每一個(gè)通道的延時(shí)分別進(jìn)行調(diào)整，以達(dá)到對(duì)齊各通道采樣相位點(diǎn)，保證數(shù)據(jù)正確采集的目的。

最后，基于先進(jìn)CMOS工藝進(jìn)行了接收器的設(shè)計(jì)、仿真、后端設(shè)計(jì)實(shí)現(xiàn)和流片測(cè)試，仿真和流片后的板級(jí)測(cè)試結(jié)果均表明該接收器能夠?qū)νǖ姥舆t進(jìn)行自動(dòng)調(diào)節(jié)以對(duì)齊采樣相位，且最大的采樣相位調(diào)節(jié)范圍為±3bit，信噪比大于65dB，滿(mǎn)足了設(shè)計(jì)要求和應(yīng)用需求。

轉(zhuǎn)換器還集成專(zhuān)有的乘法仿真器以及專(zhuān)用電路，能夠在所有工況下最大限度地減少總諧波失真 (THD)，確保LED 燈具電源具有穩(wěn)定的功率質(zhì)量。

新轉(zhuǎn)換器受益于專(zhuān)有的關(guān)斷時(shí)間調(diào)制器，確保轉(zhuǎn)換器在滿(mǎn)負(fù)載條件下保持準(zhǔn)固定頻率運(yùn)行，在輕負(fù)載和零負(fù)載時(shí)進(jìn)入突發(fā)模式，從而進(jìn)一步簡(jiǎn)化設(shè)計(jì)。

工程師可以用EVL400W-80PL評(píng)估板加快項(xiàng)目設(shè)計(jì)周期，這是一個(gè)獲得CLEAResult®80PLUS Platinum Level 認(rèn)證的AC/DC電源整體解決方案。