作者：西南交通大學(xué) 董曉明 張翠芳 來源：《單片機(jī)與嵌入式系統(tǒng)應(yīng)用》

摘要：介紹pci總線的特點(diǎn)，對現(xiàn)有的pci總線的接口設(shè)計方法進(jìn)行分析；介紹pci接口芯片cy7c09449pv的結(jié)構(gòu)及其與數(shù)字信號處理器tms320c32之間接口電路的設(shè)計，提出一種基于pci和c32的數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計方案。 關(guān)鍵詞：pci總線 cy7c09449pv dsp c32 pci（peripheral component interconnect）總線是一種高性能局部總線，是為了滿足外設(shè)間以及外設(shè)與主機(jī)間高速數(shù)據(jù)傳輸而提出來的。在數(shù)字圖形、圖像和語音處理，以及高速實(shí)時數(shù)據(jù)采集與處理等對數(shù)據(jù)傳輸率要求較高的應(yīng)用中，采用pci總線來進(jìn)行數(shù)據(jù)傳輸，可以解決原有的標(biāo)準(zhǔn)總線數(shù)據(jù)傳輸率低帶來的瓶頸問題。 1 pci局部總線特點(diǎn) *傳輸率高：在33mhz的時鐘頻率下，對于32位的pci總線，峰值數(shù)據(jù)傳輸可以達(dá)到132mb/s；64位的pci總線可達(dá)264mb/s。對于64位的66mhz時鐘的pci總線，可以達(dá)到528mb/s，遠(yuǎn)遠(yuǎn)大于標(biāo)準(zhǔn)isa的5mb/s和eisa的33mb/s傳輸率。 *線性突發(fā)傳輸：減少了地址操作，更有效地利用總線的帶寬來傳輸數(shù)據(jù)，可以確�？偩�滿載數(shù)據(jù)。 *采用獨(dú)立于處理器的結(jié)構(gòu)：圖為pci總線開發(fā)的設(shè)備是針對pci的，不受處理器的限制，所以pci設(shè)備的設(shè)計獨(dú)立于處理器的升級。 *自動配置功能：每個pci設(shè)備有256字節(jié)的配置寄存器，可以實(shí)現(xiàn)設(shè)備的即插即用。 *軟件透明：在與pci設(shè)備通信時，軟件驅(qū)動程序使用相同的命令集和狀態(tài)定義。 2 pci接口的兩種設(shè)計方法 pci接口的設(shè)計必須符合pci總線規(guī)范定義的電氣特性和時序要求。有兩種pci接口的實(shí)現(xiàn)方案：使用可編程邏輯器件（fpga或cpld）和專用pci接口芯片。使用可編程邏輯器件，可以選擇實(shí)現(xiàn)部分pci規(guī)范的一個子集，這種方法比較靈活，但開發(fā)難度大，開發(fā)周期長。采用專用pci接口芯片，可以縮短開發(fā)周期，降低開發(fā)難度。 3 cy7c90449pv介紹 cy7c09449pv是cypress公司推出的pci主/從接口芯片，符合pci2.2規(guī)范，可以直接與很多微處理器進(jìn)行無縫連接。cy7c9449v提供16kb的雙端口共享存儲器（sram），用來在pci總線和局部處理器間傳輸數(shù)據(jù)；i2o消息傳輸單元具有4個32位fifo，用來實(shí)現(xiàn)消息隊(duì)列和中斷功能；局部總線時鐘最大50mhz，單一3.3v電源供電；對3.3v和5v的pci信號兼容，使用160引腳的tqfp封裝。 3.1 cy7c09449pv結(jié)構(gòu) cy7c09449pv的結(jié)構(gòu)如圖1所示。 3.2 功能模塊介紹 cy7c09449pv提供64字節(jié)的pci頭標(biāo)區(qū)配置寄存器空間。其中vender id、device id、revision id、；header type、class code用于設(shè)備的識別。命令寄存器（command）包含設(shè)備控制位，包括允許存儲器讀寫響應(yīng)、i/o讀寫響應(yīng)等。狀態(tài)寄存器（status）用于記錄pci總線相關(guān)事件的狀態(tài)信息�；芳拇嫫�0（bar0）提供設(shè)備在pci存儲空間起始地址，31～15可讀寫，通知系統(tǒng)bios此設(shè)備所要求的pci存儲空間為32kb，任何對31～15位與bar0相符合的pci存儲空間訪問的，cy7c09449pv都會影響并接受傳輸�；芳拇嫫�1（bar1）是cy7c09449pv的i/o指針空間的地址。 cy7c09449pv提供pci總線接口、局部處理器總線接口和i2c串行eeprom接口，以及內(nèi)部16kb雙端口sram、i2o消息傳輸單元和控制寄存器。數(shù)據(jù)的傳輸可以在pci總線和局部處理器總線間進(jìn)行。pci總線和局部總線都能通過操作寄存器對i2c接口進(jìn)行操作。 pci總線和局部處理器總線間可以通過共享的雙端口存儲器進(jìn)行數(shù)據(jù)交換。由于共享存儲器是“臨界資源”，cy7c09449pv在仲裁寄存器（crb_flags）中，為pci總線和局部處理器部各提供了4個仲裁檔志位（l0，p0，l1，p1，l2，p2，p3，p3），來對