摘要：跳頻技術具有很強的抗干擾性能，非常適用于戰(zhàn)術電臺。提出一種跳頻電臺的總體設計構想，用arm+fpga架構作為硬件平臺系統(tǒng)，給出中央控制單元和跳頻單元的硬件設計方案。

    關鍵詞：跳頻電臺； arm； fpga； 硬件； 平臺

    1 序言

    跳頻通信是擴頻通信的一個分支，其工作原理是收發(fā)雙方傳輸信號的載波頻率按照預定規(guī)律進行離散變化，也就是說，通信中使用的載波頻率受偽隨機變化碼的控制而隨機跳變。它的突出特點是抗干擾能力強，具有較好的隱蔽性和抗截獲性。

    2 跳頻電臺的設計思路及參數(shù)

    本跳頻電臺的設計初衷是利用最新的數(shù)字技術設計適合計算機數(shù)據通信的電臺終端。根據現(xiàn)有條件和調研結果，采用了較為成熟和簡單的編解碼和同步方案。由于系統(tǒng)的硬件采用模塊化設計，控制系統(tǒng)采用軟件實現(xiàn)，因而為系統(tǒng)的技術升級，以及采用更優(yōu)化的調制、信道編碼和同步方案來實現(xiàn)最佳的系統(tǒng)性能提供了一個通用的硬件平臺。

    本項目設計的是自組織網網絡跳頻電臺，跳速為4000跳／s(即每跳持續(xù)時間為250μs)，跳頻點數(shù)為50，網絡最大節(jié)點數(shù)為16個，最大通信距離為300m。信息速率為2mb／s，信道誤碼率為10-3。同步方案采用掃描駐留同步法，這是基于精確時鐘法、同步字頭法、自同步法的一種綜合的同步方法。這種方法具有同步時間快、同步概率高、隨機性好等特點，能夠滿足戰(zhàn)場通信的各種要求，適用于中高速跳頻系統(tǒng)。

    3 硬件平臺設計

    跳頻電臺的結構和模塊接口原理框圖如圖1所示。本文闡述的是中央控制單元模塊和跳頻單元模塊(偽碼發(fā)生控制器和頻率合成器)的硬件設計。

    3.1中央控制單元模塊

    3.1.1硬件平臺設計

    中央控制單元是基于arm9的嵌入式系統(tǒng)，主要由s3c2410型嵌入式微處理器、存儲系統(tǒng)和外部接口組成。s3c2410是samsung公司推出的一款基于arm920t內核的32位微處理器，資源豐富，帶獨立的16kb的指令caehe和16kb數(shù)據cache、lcd控制器、ram控制器、nand閃存控制器、3路uart、4路dma、4路帶pwm的定時器、并行i／0口、8路10位adc、touch screen接口、i2c接口、i2s接口、2個usb接口控制器、2路spi等，主頻最高可達203mhz。利用s3c2410出色的內核性能和豐富的外部接口可構造一個嵌入式系統(tǒng)平臺，用于跳頻電臺的中央控制。中央控制單元的硬件框圖如圖2所示。設計的中央控制單元的內部組件如下：

    （1）核心處理器

    在中央控制單元中，主cpu是samsung公司的s3c2410。

    （2）存儲系統(tǒng)

    主要由nand flash、sdram和nor flash組成。

    nand flash是samsung公司的smartmedia卡，主要用于存放boot程序、操作系統(tǒng)鏡像、應用程序及大容量的數(shù)據文件。本電臺設計選用容量為64mb的k9s1208vom。它與s3c2410的專門nand flash接口相連。

    sdram是運行操作系統(tǒng)及各類數(shù)據的緩存，本電臺設計選用samsung公司的32mb k4s5616-32c，它是4m×16bit×4bank的同步dram。本電臺用2個k4s561632c實現(xiàn)位擴展，使數(shù)據總線寬度達到32bit，總容量為64mb。它的地址空間映射在s3c2410的bank6。

    nor flash是amd公司的am29lv800b，容量為1mb。nor flash主要用于前期的調試和操作系統(tǒng)的下載。

    （3）通用接口

    利用s3c2410的ijsb口、簡易jtag口和標準串口與宿主機連接，進行操作系統(tǒng)的安裝和應用程序的輸入及調試。根據s3c2410的通用i／0模擬口性能來實現(xiàn)與偽碼發(fā)生控制器和頻率合成器的接口定義。

    3.1.2功能及流程

    中央控制單元是跳頻電臺的核心，由它提供各組件所需的控制信號，包括主cpu、數(shù)據緩存電路、數(shù)據存儲與信息保存電路、邏輯控制電路等。主要實現(xiàn)以下功能：

    mac層控制協(xié)議實現(xiàn)，控制整個電臺的t作；

    中斷處理：

    開機自檢：

    接收來