隨著數(shù)字信號處理（DSP）在各種應(yīng)用中（從高級消費(fèi)類產(chǎn)品到高規(guī)格軍事系統(tǒng)）變得更加普遍，電子設(shè)備設(shè)計人員在DSP軟件和硬件開發(fā)領(lǐng)域必須學(xué)習(xí)新的技能。

到DSP的接口變換器

    所有現(xiàn)代的定點(diǎn)和浮點(diǎn)DSP引擎都具有一個串行接口或并行存儲器接口。并行數(shù)據(jù)總線寬度等于DSP的內(nèi)部字長，對于大多數(shù)的定點(diǎn)處理器其字長通常為16位。然而，在某些DSP家庭中其字長為24位，在音頻處理應(yīng)用中需要采用這種特高的分辨率。

    浮點(diǎn)處理的數(shù)據(jù)總線寬度為32位或更寬。串行接口可全雙工同步操作，而輸入和輸出數(shù)據(jù)以位方式串行格式進(jìn)行操作。每次傳送的最大位數(shù)通常等于處理器的內(nèi)部數(shù)據(jù)總線寬度，但通常可通過編程以適于接口各種不同的外設(shè)。一般意義上，變換器可以認(rèn)為是DSP處理器的"存儲器尋址"外設(shè)。可以讀或?qū)懕硎咀儞Q值的數(shù)據(jù)。

    初看起來，選定變換器和DSP之間所采用的接口類型似乎很容易。在DSP引擎中采用的變換器接口也有兩種基本的接口類型--串行和并行。實際上所有DSP都提供串行接口。用于嵌入應(yīng)用的服務(wù)器件只提供串行接口，因為去掉成本高的外部數(shù)據(jù)和地址總線可使器件成本降低。

并行接口

    原來把變換器設(shè)想為接口，讓它們配置在早期計算機(jī)的存儲器地址圖中。結(jié)果，變換器表現(xiàn)為處理器的存儲器地址圖中一個地址或一系列地址，使得在一個周期內(nèi)讀（從ADC）或?qū)懀ǖ紸DC）所傳送的變換數(shù)據(jù)。

    傳送是快速的，可以認(rèn)為是簡單存儲器存取周期。工作在100MIP和更高指令速率的高速DSP具有非常短的存儲器存儲周期時間。為了成功地與一個變換器接口，往往需要對DSP進(jìn)行編程，以便在變換器存取周期時間內(nèi)插入等待狀態(tài)。在很多DSP中此特性是可編程的而且單獨(dú)地為不同外部存儲器地址區(qū)編程。

    另一種技術(shù)是利用存儲器認(rèn)可信號，此信號告知處理器何時準(zhǔn)備好供讀或?qū)懙臄?shù)據(jù)。有些DSP為變換器和其他無存儲器外設(shè)（如UART等）提供一個獨(dú)立的外部地址區(qū)（或I/O空間）。圖1示出一個并行接口的實例，一個定點(diǎn)DSP到一個12位ADC和一個14位DAC的接口。在此使用了I/O尋址空間，而且具有比較大的尋址空間，需要（或不需要）譯碼來選擇變換器。此例使并行接口的某些缺點(diǎn)顯得很突出，因為DSP和變換器為了支持接口都需要多引腳數(shù)。變換器對可變換的每一數(shù)據(jù)位都需要引腳以及片選（CS）、讀（RD）或?qū)懀╓R）引腳。并行接口的多引腳數(shù)使得芯片和封裝成本比串行接口高。并行接口的優(yōu)點(diǎn)是具有較快和高變換速率（大于1Msample/s），這對于支持所需要的數(shù)據(jù)速率是必需的，而串行接口顯然太慢。

    從編程觀點(diǎn)看，并行接口易于處理，因為只包含到存儲器或I/O地址的簡單的讀或?qū)憽＜词共捎酶呒壵Z言（如C語言）也可以在存儲器區(qū)域表示變量（或用特殊的指令在I/O區(qū)域表示變量）。

串行接口

    串行接口可追朔到第一代微控制器，制造商力圖通過采用3線接口來減少引腳數(shù)，以便連接微控制器與外設(shè)。此方法是有效的，特別是當(dāng)串行傳送速率大于變換器或外設(shè)所需的數(shù)據(jù)帶寬時更是如此。與并行傳送在一個周期內(nèi)傳送中被傳送的數(shù)據(jù)是以位串行方式傳送，首先傳送的是變換數(shù)據(jù)的最高有效位（MSB）或最低有效位（LSB），在每一個串行時鐘周期一位一位的傳送下去，直到N位變換數(shù)據(jù)的所有N位傳送完為止。

    此原理已推廣到DSP接口，其所支持的串行傳送率可在幾十兆范圍內(nèi)。

    串行接口的主要優(yōu)點(diǎn)之一是減少了引腳數(shù)。制造商已提出很多不同的協(xié)議，其中的一些協(xié)議已成為行業(yè)標(biāo)準(zhǔn)，包括串行外設(shè)接口（SPT）、排隊SPI（QSPI）、相互IC總線（I2C）和相互IC語音總線（I2S）。其中SPI和QSPI由Motorola提出，而I2C和I2S由Philips提出。

    串行接口優(yōu)于并行接口，使得引腳數(shù)減少是有意義的。大部分的定點(diǎn)處理器允許通過其串行端口串行發(fā)送和接收4到16位長的字。因此，為了方便起見，大多數(shù)分辯率高于8位的變換在變換器和DSP之間的數(shù)據(jù)和狀態(tài)傳送用16位字長工作。大多數(shù)DSP的串行端口設(shè)計成工作在全雙工而它們不同于微控制器的一般串行接口，它們用一個幀同步脈沖，通常是一個獨(dú)立的引腳（或異步全雙工傳送的兩個引腳）來指示數(shù)據(jù)幀的開始。微控制器的典型串行接口用SCLK（串行傳輸時鐘信號）做為串行數(shù)據(jù)的指示，因此SCLK只有當(dāng)數(shù)據(jù)有效時才有效。DSP串行接口可與一連續(xù)的SCLK一起工作，此時F