作者：安徽合肥中國科學技術大學近代物理系快電子學實驗室（230027） 宋克柱 王硯方 來源：《電子技術應用 》

100mhz可編程數字信號發(fā)生器

摘 要： 介紹一種基于isa總線的可編程數字信號發(fā)生器，其特點是：工作時鐘100mhz，用可編程邏輯器件epld作為核心元件，信號輸出多達16路，用labwindjows/cvi軟件設計的pc機虛擬儀器面板，界面友好，操作方便。并給出了硬件原理框圖。

關鍵詞： isa總線 可編程 數字信號發(fā)生器 虛擬儀器

在通訊、電子、自動控制中，經常需要非周期的、能精確定時的數字信號，用以產生測試信號或模擬控制的時序。國內現有的可程控信號發(fā)生器輸出信號頻率較低（幾khz～幾mhz）、輸出路數較少（一般為兩、三路）且結構復雜、操作不方便，難以滿足現代電子技術發(fā)展的需要。

為此，我們開發(fā)了一種各路輸出的波形可獨立地任意編輯、最小輸出方波步長為10ns、信號輸出多達16路、每路信號基長為256k單元的可編程數字信號發(fā)生器。該儀器的核心元件為altera-p.htm" target="_blank" title="altera貨源和pdf資料">altera公司的epld，以isa總線插卡插入計算機，工作時鐘頻率為100mhz。用labwindjows/cv軟件設計了虛擬儀器面板，界面友好，操作方便。該儀器已在中國科學技術大學、北京化學研究所等多家實驗室廣為應用，效果很好。

１ 系統(tǒng)原理

在pc機上將編輯好的16路波形數據通過isa總線寫入高速靜態(tài)ram。電路首先要對isa總線的i/o口地址以及讀寫控制等進行譯碼，再驅動一個18位的地址發(fā)生器（計數器）尋址256k×16bit ram。pc機將寫入的數據讀回比較，若正確則允許觸發(fā)輸出信號（可以軟件觸發(fā)、外加脈沖觸發(fā)、手動按鈕觸發(fā)）。 輸出的信號首先要經過74f574鎖存，再經過74f245驅動輸出，輸出為ttl電平，每路最大驅動電流為64ma。256k ram內容可單次觸發(fā)輸出完停止，也可循環(huán)多次輸出，并且?guī)в杏|發(fā)指示燈led。

譯碼、地址發(fā)生器、片選及各種控制邏輯都在一片altera-p.htm" target="_blank" title="altera貨源和pdf資料">altera的epm7128slc84-7片內實現。這比用分立元件可靠性大為提高，尤其在100mhz 時鐘頻率下，信號質量明顯改善。epm7128slc84-7片內可編程邏輯門有2500個，宏單元有128個，可用i/o片腳為68個。支持在線編程isp(in-system programmability),不用將芯片拔下重新燒錄，通過pc機標準串行口即可將編譯好的邏輯數據文件燒錄進片內，方便邏輯調試。開發(fā)工具軟件為altera`s max+plus ii，該軟件是基于windows，具有邏輯編輯、編譯、功能仿真、時序仿真、時序分析等功能。

本系統(tǒng)采用了16片issi公司的高速靜態(tài)ram ：is61c256ah-8(32k×8bit)地址建立時間(address access)為8ns，數據保持時間(data hold time) 為2ns, 片選建立時間(ce access time)為8ns。

pc機i/o口地址可以在電路板上靈活設置以避免與別的i/o設備地址沖突，設置范圍為0320h～033fh。

系統(tǒng)硬件原理示意框圖見圖１。

２ 主要特點

2.1 精確定時

該信號發(fā)生器由于采用了全數字結構，因而可以實現精確定時輸出時序。工作時鐘頻率為100mhz，決定了輸出步長為10ns。由于每路基長為256k單元，則最大輸出方波間隔為256×1024個步長，即262144×10ns=2.62144ms。也就是說，寬度為10ns的不同兩路輸出方波信號最小間隔為10ns最大間隔為2.62144ms見圖2，兩者雖然相差5個數量級，但最小間隔的定時絕對誤差與最大間隔的定時絕對誤差相同，僅取決于時鐘晶振的晃動。本系統(tǒng)時鐘采用高精度晶振，時鐘晃動僅為十幾ps 故定時絕對誤差僅為十幾ps。

2.2 波形任意

各路可以獨立編輯生成各種周期波和非周期波。步長是由時鐘頻率決定的，固定為10ns,但周期波的周期、占空比可調，非周期方波寬度和間隔可調。都是可以以10ns的整數倍任意調制的。圖３示意幾種編輯生成的波形。

３ 技術難點

本系統(tǒng)的時鐘頻率是100mhz，鎖存器的鎖存信號是100mhz