摘要：多年來不斷涌現(xiàn)的集成DC-DC電源控制器提供了越來越好的性能。使產(chǎn)品設計人員從繁重的電源設計中解脫出來，減輕了不少壓力，但同時也使許多工程師對系統(tǒng)供電電路的設計越來越掉以輕心，值得注意的是電源設計仍然是系統(tǒng)設計的一個關鍵部分，特別是對于開關型變換器的設計更要引起重視。本文主要討論了在設計非隔離型DC-DC變換器時電路板的布線規(guī)則。

    關鍵詞：電源 DC-DC 變換器 EMI

優(yōu)化布線的第一個規(guī)則是隔離變換器。DC-DC變換器是一個較強的電磁場干擾源。通常其EMI頻譜范圍自開關頻率延伸至100MHz以上。為了減小電容性耦合和磁場環(huán)路耦合，必須將變換器遠離其它電路、尤其是小信號模擬電路。隔離開變換器并不總是一件容易的事，有一些電路板的輸入電壓在變換器的一側，輸出電壓分配到變換器的另一側，例如，VME板卡或電信電路板有著電流高達20A的、非常復雜的走線，它們用一個單連接器引入輸入電壓，并將幾個輸出電壓分配到背板上，最有效的辦法是將DC-DC變換器放置在緊靠連接器的位置以減小阻性電壓跌落，然而這個區(qū)域密布著接口驅(qū)動器、背板總線等等，具有相應的耦合噪聲。如果在電路板上添加一個電源連接器，則需要額外的電路板面積和成本。

銅線上的電阻是最受制約的因素，對于給定長度和厚度的銅線，它的電阻是：

R=ρ×(1/S)

式中：1是銅線的長度，單位為米；S是銅線的面積，單位是平方米：ρ為材料的電阻率，銅的電阻率是1.7×10 -8Ω/m@20℃,或2.1×10 -8Ω/m@70℃。例如：20℃時，0.5cm寬和35μm厚的銅線其電阻是1mΩ/cm。這個值對于大多數(shù)情況或許是可以忽略的，但當在兩上連續(xù)器和背板之間分配電壓為2.5V、電流達10A的電源時，這個參數(shù)就不得不引起注意。

某些電路板上，銅線的厚度中包含了一層鉛錫合金。這一層的等效電阻大約是銅的兩倍。

銅的電阻率=2.07×10 -7Ω/m

錫的電阻率=1.14×10 -7Ω/m

綜合考慮精度和線路損耗，變換器需遠離連接器。在靠近連接器處對VOUT進行遠程采樣可以有效地限制性跌落，不過要注意容性耦合。為了將大電流限定在指定區(qū)域內(nèi)，應將所有的電源線都接在連接器的一個端點上。

MOSFET驅(qū)動器

隨著開關頻率的提高，開關時間也變得越來越短-對于開關頻率為500kHz的變換器，開關時間典型值為10ns。在此頻率下，即使用最短的引線也會產(chǎn)生較大的阻抗，為保證MOSFET驅(qū)動電路的合理布線，需認真分析變換器的原理框圖。

圖1所示是用于筆記本電腦供電的同步整流、降壓型控制，來自儲能電容（C6和C7）的能量驅(qū)動MOSFET的柵極，通過幾歐姆的阻抗至輸出端。注意：高邊N-溝道MOSFET（Q1）的柵極驅(qū)動為浮空狀態(tài)，N溝道的驅(qū)動器工作過程與電荷泵一樣。仔細考慮MOSFET導通時圖1的電流通道，不難發(fā)現(xiàn)：任何等效串聯(lián)電感都將對系統(tǒng)造成危害。有些情況下峰值電流較高僅僅會加重開關損耗，而有些情況下，由于交叉串擾（功率開關同時導通）會導致兩個MSOFET被擊穿。因此在下列元件之間理想的走線應該短而寬：C6和Vdd、C6和Q2（S）、C7和BST、C7和LX、Q1（G）和DH、Q2（G）和DL、Q1（S）和LX、Q2（S）和PGND。注意1cm布線的分布電感約為10nH。

C6和Q1和Q2供電，但不在同一個回路上。對于Q1它充當濾波電容，對Q2則是儲能電容。因為C6不可能同時緊鄰高邊和低邊驅(qū)動器安裝，所以將它布放在緊靠Vdd和PGND的位置（峰值電流由此流過），同時也靠近C7.MAX1710的PGND、DL和Vdd引腳緊靠在一起差非偶然，C6靠近Q2安裝目的在于減小在PGND、C6（一）