分時(shí)存儲(chǔ)技術(shù)在高速數(shù)據(jù)采集中的運(yùn)用
發(fā)布時(shí)間:2007/9/11 0:00:00 訪問(wèn)次數(shù):558
摘要:本文介紹了一種在高速數(shù)據(jù)采集電路中突破存儲(chǔ)器存儲(chǔ)速度瓶頸限制的分時(shí)存儲(chǔ)技術(shù),此技術(shù)不但可以使數(shù)據(jù)采集電路獲得較高的采集速度,還可以用低價(jià)位的通用存儲(chǔ)器替代高價(jià)位的存儲(chǔ)器,以提高產(chǎn)品的性價(jià)比。
關(guān)鍵詞:高速數(shù)據(jù)采物色 存儲(chǔ)器 分時(shí)存儲(chǔ)技術(shù)
前言
隨著半導(dǎo)體集成電路(IC)技術(shù)的不斷發(fā)展,A/D轉(zhuǎn)換器的速度越來(lái)越快,美國(guó)TI公司和AD公司都開發(fā)出了采樣速度100MSPS、價(jià)位低廉的器件,這使得高速數(shù)據(jù)采集電路的廣泛應(yīng)用成為可能。但A/D轉(zhuǎn)換僅是高速數(shù)據(jù)采集電路中一個(gè)重要組成部分,另一個(gè)重要組成部分就是高速數(shù)據(jù)存儲(chǔ)電路。由于高速存儲(chǔ)器的價(jià)格居高不下,它又成為高速數(shù)據(jù)采集電路廣泛應(yīng)用的瓶頸。如何突破存儲(chǔ)器速度的限制,如何用低價(jià)的、速度較慢的存儲(chǔ)器通過(guò)合理的設(shè)計(jì),以達(dá)到高速存儲(chǔ)器的效果,這正是本文要探討的問(wèn)題。
高速數(shù)據(jù)采集電路的構(gòu)成
從數(shù)據(jù)采集電路的框圖(圖1)可見(jiàn),整個(gè)電路由兩部分組成:一是數(shù)據(jù)采樣電路,二是數(shù)據(jù)存儲(chǔ)電路。兩個(gè)電路的工作是由采樣時(shí)鐘發(fā)生器產(chǎn)生的時(shí)鐘同步的。采樣速度有多高,存儲(chǔ)的速度就要求有多快,否則將丟失信號(hào)的信息。
要跟上高速A/D的采樣速度則需要高速的存儲(chǔ)器。目前市面上常見(jiàn)的靜態(tài)存儲(chǔ)器的速度都在30~50ns之間,15~20ns的靜態(tài)存儲(chǔ)器的價(jià)格成倍地高于通用的靜態(tài)存儲(chǔ)器。在設(shè)計(jì)高速數(shù)據(jù)采集電路時(shí)總會(huì)遇到這樣的問(wèn)題:怎樣突破靜態(tài)存儲(chǔ)器存儲(chǔ)速度的限制,怎樣降低高速采集系統(tǒng)的成本。我們?cè)陔娐返脑O(shè)計(jì)上進(jìn)行了嘗試,采用分時(shí)存儲(chǔ)技術(shù)有效地解決了這個(gè)問(wèn)題。
分時(shí)存儲(chǔ)方案
分時(shí)存儲(chǔ)的思想是用一個(gè)快速鎖存器件將高速采集的數(shù)據(jù)進(jìn)行鎖存,而后讓相對(duì)慢速的靜態(tài)存儲(chǔ)器進(jìn)行存儲(chǔ)以保證數(shù)據(jù)存儲(chǔ)的可靠性。由于讓多個(gè)靜態(tài)存儲(chǔ)器分時(shí)地參與了數(shù)據(jù)存儲(chǔ)的過(guò)程,使得多個(gè)慢速靜態(tài)存儲(chǔ)器分時(shí)存儲(chǔ)操作過(guò)程進(jìn)行了疊加,其效果等效于一個(gè)高速靜態(tài)存儲(chǔ)器的操作。就像在一條生產(chǎn)流水線上對(duì)各個(gè)工藝環(huán)節(jié)的工位分配一樣。為讓生產(chǎn)流水線的作業(yè)正常運(yùn)行,當(dāng)在某個(gè)工位上產(chǎn)生了停滯現(xiàn)象時(shí),解決的辦法有兩個(gè):一是換上一個(gè)快手,二是增加人手,當(dāng)找不到快手時(shí),或是一個(gè)快手的費(fèi)用數(shù)十倍于一般操作手時(shí),使用兩個(gè)或多個(gè)一般操作手來(lái)保證流水線的正常運(yùn)行就成了有效的選擇。
分時(shí)存儲(chǔ)技術(shù)的電路實(shí)現(xiàn)
分時(shí)存儲(chǔ)技術(shù)的實(shí)現(xiàn)電路見(jiàn)圖2。
數(shù)據(jù)采樣操作過(guò)程中,由控制器發(fā)出的讀/寫控制信號(hào)被置為低電平,數(shù)據(jù)采集電路中的采樣時(shí)鐘發(fā)生器發(fā)出的信號(hào)通過(guò)三態(tài)門作為數(shù)據(jù)采集電路數(shù)據(jù)采樣操作過(guò)程中的同步信號(hào),這個(gè)同步信號(hào)為A/D器件的采樣時(shí)鐘,同時(shí)它又作為數(shù)據(jù)采集電路地址發(fā)生器的時(shí)鐘同步信號(hào),它和經(jīng)過(guò)二分頻的信號(hào)A、四分頻的信號(hào)B一起作用于SN74F138譯碼器,產(chǎn)生了/Y0、/Y1、/Y2和/Y3這樣4個(gè)頻率相等但相位不同的信號(hào),見(jiàn)時(shí)序圖(圖3)。
這4個(gè)信號(hào)分別作為4個(gè)存儲(chǔ)器的觸發(fā)信號(hào),其上升沿將采集的數(shù)據(jù)鎖存到各個(gè)存儲(chǔ)器的數(shù)據(jù)端口。四分頻的信號(hào)B作為地址發(fā)生器1的時(shí)鐘,產(chǎn)生地址信號(hào)A0~A10.信號(hào)B經(jīng)反向后
摘要:本文介紹了一種在高速數(shù)據(jù)采集電路中突破存儲(chǔ)器存儲(chǔ)速度瓶頸限制的分時(shí)存儲(chǔ)技術(shù),此技術(shù)不但可以使數(shù)據(jù)采集電路獲得較高的采集速度,還可以用低價(jià)位的通用存儲(chǔ)器替代高價(jià)位的存儲(chǔ)器,以提高產(chǎn)品的性價(jià)比。
關(guān)鍵詞:高速數(shù)據(jù)采物色 存儲(chǔ)器 分時(shí)存儲(chǔ)技術(shù)
前言
隨著半導(dǎo)體集成電路(IC)技術(shù)的不斷發(fā)展,A/D轉(zhuǎn)換器的速度越來(lái)越快,美國(guó)TI公司和AD公司都開發(fā)出了采樣速度100MSPS、價(jià)位低廉的器件,這使得高速數(shù)據(jù)采集電路的廣泛應(yīng)用成為可能。但A/D轉(zhuǎn)換僅是高速數(shù)據(jù)采集電路中一個(gè)重要組成部分,另一個(gè)重要組成部分就是高速數(shù)據(jù)存儲(chǔ)電路。由于高速存儲(chǔ)器的價(jià)格居高不下,它又成為高速數(shù)據(jù)采集電路廣泛應(yīng)用的瓶頸。如何突破存儲(chǔ)器速度的限制,如何用低價(jià)的、速度較慢的存儲(chǔ)器通過(guò)合理的設(shè)計(jì),以達(dá)到高速存儲(chǔ)器的效果,這正是本文要探討的問(wèn)題。
高速數(shù)據(jù)采集電路的構(gòu)成
從數(shù)據(jù)采集電路的框圖(圖1)可見(jiàn),整個(gè)電路由兩部分組成:一是數(shù)據(jù)采樣電路,二是數(shù)據(jù)存儲(chǔ)電路。兩個(gè)電路的工作是由采樣時(shí)鐘發(fā)生器產(chǎn)生的時(shí)鐘同步的。采樣速度有多高,存儲(chǔ)的速度就要求有多快,否則將丟失信號(hào)的信息。
要跟上高速A/D的采樣速度則需要高速的存儲(chǔ)器。目前市面上常見(jiàn)的靜態(tài)存儲(chǔ)器的速度都在30~50ns之間,15~20ns的靜態(tài)存儲(chǔ)器的價(jià)格成倍地高于通用的靜態(tài)存儲(chǔ)器。在設(shè)計(jì)高速數(shù)據(jù)采集電路時(shí)總會(huì)遇到這樣的問(wèn)題:怎樣突破靜態(tài)存儲(chǔ)器存儲(chǔ)速度的限制,怎樣降低高速采集系統(tǒng)的成本。我們?cè)陔娐返脑O(shè)計(jì)上進(jìn)行了嘗試,采用分時(shí)存儲(chǔ)技術(shù)有效地解決了這個(gè)問(wèn)題。
分時(shí)存儲(chǔ)方案
分時(shí)存儲(chǔ)的思想是用一個(gè)快速鎖存器件將高速采集的數(shù)據(jù)進(jìn)行鎖存,而后讓相對(duì)慢速的靜態(tài)存儲(chǔ)器進(jìn)行存儲(chǔ)以保證數(shù)據(jù)存儲(chǔ)的可靠性。由于讓多個(gè)靜態(tài)存儲(chǔ)器分時(shí)地參與了數(shù)據(jù)存儲(chǔ)的過(guò)程,使得多個(gè)慢速靜態(tài)存儲(chǔ)器分時(shí)存儲(chǔ)操作過(guò)程進(jìn)行了疊加,其效果等效于一個(gè)高速靜態(tài)存儲(chǔ)器的操作。就像在一條生產(chǎn)流水線上對(duì)各個(gè)工藝環(huán)節(jié)的工位分配一樣。為讓生產(chǎn)流水線的作業(yè)正常運(yùn)行,當(dāng)在某個(gè)工位上產(chǎn)生了停滯現(xiàn)象時(shí),解決的辦法有兩個(gè):一是換上一個(gè)快手,二是增加人手,當(dāng)找不到快手時(shí),或是一個(gè)快手的費(fèi)用數(shù)十倍于一般操作手時(shí),使用兩個(gè)或多個(gè)一般操作手來(lái)保證流水線的正常運(yùn)行就成了有效的選擇。
分時(shí)存儲(chǔ)技術(shù)的電路實(shí)現(xiàn)
分時(shí)存儲(chǔ)技術(shù)的實(shí)現(xiàn)電路見(jiàn)圖2。
數(shù)據(jù)采樣操作過(guò)程中,由控制器發(fā)出的讀/寫控制信號(hào)被置為低電平,數(shù)據(jù)采集電路中的采樣時(shí)鐘發(fā)生器發(fā)出的信號(hào)通過(guò)三態(tài)門作為數(shù)據(jù)采集電路數(shù)據(jù)采樣操作過(guò)程中的同步信號(hào),這個(gè)同步信號(hào)為A/D器件的采樣時(shí)鐘,同時(shí)它又作為數(shù)據(jù)采集電路地址發(fā)生器的時(shí)鐘同步信號(hào),它和經(jīng)過(guò)二分頻的信號(hào)A、四分頻的信號(hào)B一起作用于SN74F138譯碼器,產(chǎn)生了/Y0、/Y1、/Y2和/Y3這樣4個(gè)頻率相等但相位不同的信號(hào),見(jiàn)時(shí)序圖(圖3)。
這4個(gè)信號(hào)分別作為4個(gè)存儲(chǔ)器的觸發(fā)信號(hào),其上升沿將采集的數(shù)據(jù)鎖存到各個(gè)存儲(chǔ)器的數(shù)據(jù)端口。四分頻的信號(hào)B作為地址發(fā)生器1的時(shí)鐘,產(chǎn)生地址信號(hào)A0~A10.信號(hào)B經(jīng)反向后
熱門點(diǎn)擊
- 高速大容量SRAM
- 用存儲(chǔ)器映射的方法實(shí)現(xiàn)片外FLASH的擦寫
- 高速雙口RAM IDT7026的原理和應(yīng)用
- 新架構(gòu)SRAM消除“軟錯(cuò)誤”威脅
- 基于I2S的USB 聲卡系統(tǒng)設(shè)計(jì)
- SST89E/V58RD2和SST89E/V
- AT45DB081B在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
- 基于VxWorks的FLASH存儲(chǔ)器實(shí)時(shí)存取
- 內(nèi)含CalmRISC CPU的8位單片機(jī)S3
- IDT7007高速雙端口RAM及其應(yīng)用
推薦技術(shù)資料
- 循線機(jī)器人是機(jī)器人入門和
- 循線機(jī)器人是機(jī)器人入門和比賽最常用的控制方式,E48S... [詳細(xì)]
- 電源管理 IC (PMIC)&
- I2C 接口和 PmBUS 以及 OTP/M
- MOSFET 和柵極驅(qū)動(dòng)器單
- 數(shù)字恒定導(dǎo)通時(shí)間控制模式(CO
- Power Management Buck/
- 反激變換器傳導(dǎo)和輻射電磁干擾分析和抑制技術(shù)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究