引言

    在信號(hào)采集系統(tǒng)中，往往需要對(duì)多種數(shù)據(jù)波形進(jìn)行存儲(chǔ)、轉(zhuǎn)移或比較，這就要求系統(tǒng)能方便地訪問、傳輸波形數(shù)據(jù)。flash存儲(chǔ)器以其體積小、容量大、可隨機(jī)訪問的特點(diǎn)，在系統(tǒng)中得到了很好的應(yīng)用。本文從實(shí)際應(yīng)用角度出發(fā)，簡(jiǎn)單介紹了flash存儲(chǔ)器at45db081在數(shù)據(jù)采集系統(tǒng)中的軟／硬件設(shè)計(jì)思路和設(shè)計(jì)要點(diǎn)。

    1 系統(tǒng)設(shè)計(jì)

    本系統(tǒng)的整個(gè)數(shù)據(jù)存儲(chǔ)系統(tǒng)可以分為數(shù)據(jù)緩沖模塊、控制單元和flash存儲(chǔ)模塊三個(gè)部分，其系統(tǒng)結(jié)構(gòu)框圖如圖1所示。圖中數(shù)據(jù)緩沖模塊負(fù)責(zé)對(duì)端口數(shù)據(jù)進(jìn)行緩沖，以滿足flash存儲(chǔ)器的傳輸要求。控制單元可按照flash存儲(chǔ)器的控制要求，對(duì)flash的讀寫、擦除操作進(jìn)行控制。在存儲(chǔ)開始后，flash的控制單元將數(shù)據(jù)緩沖模塊中的數(shù)據(jù)存入相應(yīng)的flash存儲(chǔ)器中，直到計(jì)數(shù)器計(jì)到設(shè)定的數(shù)值為止。在本系統(tǒng)中，一次存儲(chǔ)只對(duì)一組數(shù)據(jù)進(jìn)行操作，這樣可以保證各組數(shù)據(jù)之間不出現(xiàn)覆蓋，以增加存儲(chǔ)的有效性和可靠性。

    2 flash芯片at45db081b

    at45db08lb是atmel公司推出的串行flash存儲(chǔ)器，該芯片采用串行外圍接口，具有體積小、容量小、功耗低和硬件接口簡(jiǎn)單的特點(diǎn)，易于構(gòu)成微型低功耗測(cè)量系統(tǒng)。at45db081b的最大時(shí)鐘頻率可達(dá)20mhz，它支持頁和塊(1塊=8頁)擦除功能，有4096頁，每頁264b容量，并具有兩個(gè)264b緩沖區(qū)。

    at45db081b的相關(guān)操作包括讀主存儲(chǔ)頁、主存儲(chǔ)頁數(shù)據(jù)拷貝到緩沖區(qū)、主存儲(chǔ)頁與緩沖區(qū)數(shù)據(jù)比較、緩沖區(qū)數(shù)據(jù)寫入主存儲(chǔ)頁、頁擦除、塊擦除、頁編程和頁重寫讀、緩沖區(qū)、寫緩沖區(qū)和讀狀態(tài)寄存器等。其中緩沖區(qū)數(shù)據(jù)寫入主存儲(chǔ)頁的操作中又包括寫前擦除和邊寫邊擦。

    at45db081b支持spi 0和spi 3兩種傳輸方式，其時(shí)序圖分別如圖2所示。

    3 硬件電路

    本系統(tǒng)選用philips公司的p89lv51rd2bn微控制器進(jìn)行控制。p89lv51rd2bn是一款80c5l微控制器，包含64kb flash和1024字節(jié)的數(shù)據(jù)ram，它的典型特性是×2方式選項(xiàng)。設(shè)計(jì)者可通過該特性來選擇以傳統(tǒng)的80c51時(shí)鐘頻率(每個(gè)機(jī)器周期包含12個(gè)時(shí)鐘)或×2方式(每個(gè)機(jī)器周期包含6個(gè)時(shí)鐘)的時(shí)鐘頻率運(yùn)行，其中，選擇×2方式可在相同時(shí)鐘頻率下獲得2倍的吞吐量。該特性可將時(shí)鐘頻率減半而保持特性不變，并可極大地降低emi。p89lv51rd2bn與at45db081b的連接如圖3所示。為保證其可靠性，在上電后，應(yīng)對(duì)flash進(jìn)行復(fù)位，然后通過rdy口確定芯片是否處于忙狀態(tài)，之后再進(jìn)行相應(yīng)的操作。

    需要注意的是，rdy的上拉電阻不能省去，以保證輸出的準(zhǔn)確。

    4 系統(tǒng)軟件設(shè)計(jì)

    波形數(shù)據(jù)可以按頁存儲(chǔ)，在進(jìn)行數(shù)據(jù)操作時(shí)，可以按頁讀取和處理，這樣相對(duì)會(huì)更加方便。按每一次波形1 kb的數(shù)據(jù)量來計(jì)算。若每4頁存儲(chǔ)一個(gè)波形數(shù)據(jù)，理論上則可以存儲(chǔ)1024個(gè)波形。

    數(shù)據(jù)可在控制單元的控制下進(jìn)行緩沖鎖存。操作時(shí)，可以先將264 bytes的數(shù)據(jù)寫入buffer中，計(jì)數(shù)器計(jì)為1。再將buffer中的數(shù)據(jù)送入內(nèi)部存儲(chǔ)單元，并重復(fù)以上操作，當(dāng)計(jì)數(shù)器計(jì)到4時(shí)，即可完成一個(gè)波形數(shù)據(jù)的存儲(chǔ)。讀操作則反之，即將數(shù)據(jù)先送入buffer，再由buffer向外部傳輸，且仍以計(jì)數(shù)4次為一操作周期。每次讀寫流程如圖4所示。

    5 結(jié)束語

    將串行flash存儲(chǔ)芯片at45db081b應(yīng)用于數(shù)據(jù)采集系統(tǒng)可使電路設(shè)計(jì)簡(jiǎn)單化。它占用系統(tǒng)資源少且性價(jià)比較高。目前，該系統(tǒng)已應(yīng)用于電纜故障檢測(cè)中，效果很好，而且易于編程。