作者：安莎莎 賴(lài)偉林 張輝

    1 引言

    隨著數(shù)字信號(hào)處理技術(shù)的不斷發(fā)展，大容量可編程邏輯器件的不斷涌現(xiàn)，fpga技術(shù)越來(lái)越多地應(yīng)用在大規(guī)模集成電路設(shè)計(jì)中。在此硬件系統(tǒng)設(shè)計(jì)中，經(jīng)常會(huì)遇到需要大容量的數(shù)據(jù)存儲(chǔ)的情況，下面我們將針對(duì)fpga中內(nèi)部block ram有限的缺點(diǎn)，提出了將fpga與外部sram相結(jié)合來(lái)改進(jìn)設(shè)計(jì)的方法，并給出了部分vhdl程序。

    2 硬件設(shè)計(jì)

    這里將主要討論以xilinx公司的 fpga（xc2s600e-6fg456）和issi公司的sram（is61lv25616al）為主要器件來(lái)完成大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)思路。

    fpga即現(xiàn)場(chǎng)可編程門(mén)陣列,其結(jié)構(gòu)與傳統(tǒng)的門(mén)陣列相似,大量的可編程邏輯塊(clb, configurable logic block)在芯片中央按矩陣排列,芯片四周為可編程輸入/輸出塊(iob, input/output block),clb行列之間及clb和iob之間具有可編程的互連資源(icr, inter connect resource)。clb、iob和icr都由分布在芯片中的sram靜態(tài)存儲(chǔ)單元控制,sram中的數(shù)據(jù)決定fpga的功能,這些數(shù)據(jù)可以在系統(tǒng)加電時(shí)自動(dòng)或由命令控制從外部存儲(chǔ)器裝入 。

    在進(jìn)行數(shù)據(jù)存儲(chǔ)時(shí)，可直接將數(shù)據(jù)寫(xiě)入fpga內(nèi)部的block ram中，在一定程度上減少了fpga的資源分配。但fpga內(nèi)部自帶的ram塊畢竟是有限的，當(dāng)需進(jìn)行大容量數(shù)據(jù)存儲(chǔ)時(shí)這有限的ram塊是遠(yuǎn)遠(yuǎn)不能滿足系統(tǒng)設(shè)計(jì)要求的。此時(shí)，就需要將fpga與外部ram相結(jié)合完成大容量數(shù)據(jù)存儲(chǔ)。具體硬件電路如圖一所示：

    圖一 硬件電路原理圖

    3 is61lv25616al功能簡(jiǎn)介

    is61lv25616al是integrated silicon solution 公司（issi）的一款容量為256k×16的且引腳功能完全兼容的4mb的異步sram，可為xilinx公司的spartan-2e系列fpga提供高性能、高消費(fèi)比的外圍存儲(chǔ)。除了256k×16異步sram外，issi還提供128k×16、512k×16、256k×8、512k×8和1m×8的異步sram。

    is61lv25616al引腳結(jié)構(gòu)框圖如圖二所示：

    圖二 is61lv25616al結(jié)構(gòu)框圖

    3.1主要特征

    (1)工作電壓：3.3伏；

    (2)訪問(wèn)時(shí)間：10ns、12ns；

    (3)芯片容量：256k×16；

    (4)封裝形式： 44引腳tsopii封裝，也有48引腳mbga和44引腳soj封裝；

    (5)采用0.18μm技術(shù)制造；

    3.2引腳功能

    (1)a0～a17：18位的地址輸入線;

    (2)io0～io15：16位的三態(tài)數(shù)據(jù)輸入輸出線;

    (3) ：寫(xiě)控制線;

    (4) : 片選信號(hào);

    (5) ：輸出使能信號(hào)；

    (6) 、 ：低字節(jié)、高字節(jié)使能信號(hào)；

    (3)～(6)的控制線均為低電平有效。

    3.3控制邏輯電路設(shè)計(jì)

    如圖三所示,控制邏輯由fpga來(lái)實(shí)現(xiàn)。主要包括讀地址產(chǎn)生器、寫(xiě)地址產(chǎn)生器、讀寫(xiě)時(shí)鐘信號(hào)產(chǎn)生器及讀寫(xiě)控制等幾部分。下面分別加以講述。

    圖三 原理框圖

    (1)寫(xiě)地址產(chǎn)生器：由于設(shè)計(jì)時(shí)采用256k×16 的sram，故有18位地址，寫(xiě)地址產(chǎn)生器用18位計(jì)數(shù)器實(shí)現(xiàn)。靠外部時(shí)鐘驅(qū)動(dòng)，每進(jìn)行一次寫(xiě)操作后,讀寫(xiě)控制單元產(chǎn)生計(jì)數(shù)脈沖，使其增1，直到18位計(jì)數(shù)器計(jì)滿再循環(huán)寫(xiě)入地址為0的空間。