摘要：詳細介紹CLC5958的內(nèi)部結(jié)構(gòu)和基本用法，提出一種基于FPGA和PCI總線的高速數(shù)據(jù)采集卡設(shè)計方案，并通過仿真驗證了該方案的可行性。該采集卡的采集速度快，精度高，結(jié)構(gòu)簡單，擴展方便，抗干擾能力強，適宜和于高速智能儀器和其他數(shù)據(jù)采集場合。
關(guān)鍵詞：CLC5958；現(xiàn)場可編程門陣列；數(shù)據(jù)采集卡；PCI總線
引言
隨著信息技術(shù)的發(fā)展，基于微處理器的數(shù)字信號處理在測控、通訊、雷達等各個領(lǐng)域得到廣泛的應(yīng)用。被處理的模擬信號也在向高頻、寬帶方面發(fā)展，但這需要高速、高分辨率的數(shù)字采集卡以將模擬信號數(shù)字化。美國國家半導(dǎo)體公司新推出的系列高速、高分辨率模/數(shù)轉(zhuǎn)換器（如CLC5958）就非常適用于需要高速、高分辨率的信號采集系統(tǒng)。

用于PC的采集系統(tǒng)以前大多有用ISA總線結(jié)構(gòu)，這種結(jié)構(gòu)的最大缺點是傳輸速率低，無法實現(xiàn)高速數(shù)據(jù)的實時傳輸。而PCI總線則以其卓越的性能受到了廣泛的應(yīng)用。32位PCI總線的最大傳輸數(shù)據(jù)速率可達132MB/s，64位PCI總線的最大傳輸速率可達528MB/s。實際上，采用高性能的總線已經(jīng)成為高速采集技術(shù)發(fā)展的趨勢。
利用FPGA（現(xiàn)場可編程門陣列）來連接高速A/D轉(zhuǎn)換器和PC的PCI接口，可以充分利用可編程器件高速、靈活、易于升級、抗干擾性能的優(yōu)點，并且可以大大縮短開發(fā)時間[1]。
1 CLC5958型A/D轉(zhuǎn)換器
本數(shù)據(jù)采集系統(tǒng)中的A/D轉(zhuǎn)換器采用美國國家半導(dǎo)體公司的CLC5958，該電路具有14位分辨率和52Mb/s的轉(zhuǎn)換速度，而且動態(tài)輸入頻帶寬，轉(zhuǎn)換噪聲低，非常適合于寬帶、高頻信號的采集。CLC5958集高保真采樣保持器和14位多通道轉(zhuǎn)換器于一體，其信號和時鐘均采用差動輸入方式，且內(nèi)部集成有參考電壓，可支持CMOS和TTL雙重輸出標準。采用0.8μmBiCMOS制作工藝。CLC5958的內(nèi)部結(jié)構(gòu)如圖1所示。

CLC5958的基本特性如下：
●具有極寬的動態(tài)輸入范圍；
●奈奎斯特濾波器特性卓越；
●取樣保持能力強；
●采用48引腳CSP封裝；
●CMOS、TTL輸出可選；
●取樣速度可達52Ms/s，SFDR可達90dB,SNR可達70dB。
CLC5958可應(yīng)用于GSM、WCDMA、DAMPS、精確天線系統(tǒng)等通訊領(lǐng)域。其工作時序如圖2所示。但在具體應(yīng)用時，應(yīng)注意以下問題。

圖3

（1）由于AIN和AIN模擬量差分輸入端可通過片內(nèi)500Ω輸入電阻器接入，且內(nèi)置3.25V標準參考電壓。為了減小非線性輸入的偏置電流，其輸入耦合網(wǎng)絡(luò)應(yīng)盡可能接近電路。
（2）ENCODE和ENCODE為時鐘差分輸入端，其參考電源為VCC，時鐘輸入可以為PECL電平，也可以為其他波形（如直流為1.2V峰值在VCC以下的正弦波）。輸入時鐘的噪聲超低，轉(zhuǎn)換時的SNR性能越高。但由于時鐘輸入采用非自偏置輸入，所以每個輸入信號必須指定“地”電平。
（3）該電路的噪聲主要來自采樣保持器的非線性特性和轉(zhuǎn)換器，因此，通過變壓器的磁耦合來傳遞輸入信號可以有效減少低頻噪聲。輸入時鐘在電路內(nèi)部被分頻產(chǎn)生內(nèi)部控制信號，但在分頻過程中可能產(chǎn)生1/4倍和1/8倍的時鐘噪聲，這些噪聲一般不大于-90dBFS。
（4）CLC5958的內(nèi)部電源由V cc供給，但是輸出信號電源由DVcc供給（3.3V到5V均可），使用時，每一個電源引腳都必須接入相應(yīng)的電平，且最好并接0.01μF的去耦電容器。
（5）該電路在高速采樣時性能最好，如果采樣速率過低，內(nèi)部采樣保持電路將會產(chǎn)生較大誤差。

根據(jù)以上注意事項，給出CLC5958在采樣系統(tǒng)中的電路，如圖3所示。
2 FPGA的內(nèi)部設(shè)計
由于CLC5958的轉(zhuǎn)換速度高且控制操作簡單，因此一般單片機因速度太低而很難控制該電路。如果采用高速DSP來控制，顯然，對DSP超強的運算能力來說又是一種浪費。
現(xiàn)在市面上銷售的各種PCI接口控制電路，如果AMCC公司的S5933及PLX的9080系列等，雖然可以實現(xiàn)完整的PCI主、從設(shè)備模式的接口功能，將復(fù)雜的PCI總線接口轉(zhuǎn)化為相對簡單的用戶接口，但系統(tǒng)結(jié)構(gòu)受接口電路的限制，不能靈活地設(shè)計目標系統(tǒng)，且成本較高。本文所設(shè)計的數(shù)據(jù)采集卡則不需要完整的PCI接口功能。
在高速數(shù)據(jù)采集方面，F(xiàn)PGA具有單片機和DSP無法比擬的優(yōu)勢，F(xiàn)PGA的時鐘頻率高，內(nèi)部時延小，全部控制邏輯均可由硬件完成；而且速度快，效率高，組成形式靈活，并集成有外圍控制、譯碼和接口電路。根據(jù)本數(shù)據(jù)采集系統(tǒng)的要求，F(xiàn)PGA分為以下幾個模塊：A/D控制模塊：產(chǎn)生A/D時鐘和控制信號用于控制CLC5958，讀取A/D轉(zhuǎn)換產(chǎn)生的數(shù)據(jù)并存儲。雙口RAM：作為緩存，一邊存儲A/D轉(zhuǎn)換產(chǎn)生的數(shù)據(jù)，一邊通過PCI向PC傳輸數(shù)據(jù)。雙口RAM控制模塊：產(chǎn)生存儲和取數(shù)的讀寫信號和地址信號，控制雙口RAM的正常工作。PCI接口控制模塊：從雙口RAM中讀取數(shù)據(jù)，經(jīng)過符合PCI協(xié)議的變換后，傳送給PC。FPGA的內(nèi)部結(jié)