摘要：為了滿足信號(hào)處理中常用的dsp+fpga系統(tǒng)設(shè)計(jì)要求，本文采用tps54610設(shè)計(jì)了一個(gè)高效、穩(wěn)定的電源電路，并根據(jù)電源加載的次序要求，設(shè)計(jì)成多電源順序啟動(dòng)電路。

　　關(guān)鍵詞：tps54610；dsp；fpga；電源管理

引言

　　在信號(hào)處理系統(tǒng)中，由于計(jì)算速度和精度的要求，常采用高速dsp器件和大規(guī)模fpga進(jìn)行設(shè)計(jì)開發(fā)。在這類系統(tǒng)中，對(duì)電源模塊的精度和供電電流要求很高，電源模塊的設(shè)計(jì)將直接影響到整個(gè)系統(tǒng)的穩(wěn)定性，因此，設(shè)計(jì)出高效、穩(wěn)定的電源模塊尤為重要。本文針對(duì)系統(tǒng)設(shè)計(jì)要求，采用同步降壓dc/dc調(diào)整器tps54610進(jìn)行系統(tǒng)電源設(shè)計(jì)，并根據(jù)電源加載的次序要求，設(shè)計(jì)成多電源順序啟動(dòng)電路，實(shí)際使用中該電源電路具有很好的使用效果。

dsp+fpga系統(tǒng)電源要求

　　系統(tǒng)核心處理器采用ti公司的數(shù)字信號(hào)處理器tms320c6416t和xilinx公司的virtex4系列xc4vfx60 fpga，內(nèi)核電壓和外圍i/o電壓分別為1.2v和3.3v；另外，系統(tǒng)數(shù)據(jù)緩存采用idt公司的idt70t3539m雙口ram，供電電壓為2.5v，fpga配置芯片xcf32p需要供電電壓為1.8v，因此，系統(tǒng)中需要4種電源。同時(shí)，通過資料查閱和仿真估計(jì)，fpga的最大電流為3a左右，dsp最大為1a，需要的電流比較大。最后考慮到dsp和fpga在加電的過程中，要保證內(nèi)核先供電，外圍i/o后供電，否則可能導(dǎo)致輸出端出現(xiàn)大電流，影響器件壽命甚至損壞器件。綜合這三個(gè)方面的因素，本設(shè)計(jì)選用tps54610系列產(chǎn)品來產(chǎn)生這4種電壓。

tps54610簡(jiǎn)介

　　tps54610是專門為dsp、fpga等多芯片、大電流系統(tǒng)供電而設(shè)計(jì)的一款低電壓輸入、大電流輸出的同步降壓dc/dc調(diào)整器，它內(nèi)部含有30mw、峰值電流為12a的mosfet開關(guān)管，輸出電流6a，輸出電壓0.9v~3.3v可調(diào)，精確率達(dá)到1%，脈寬調(diào)制頻率可調(diào)整；在功能上，具有限流、低壓閉鎖和過熱關(guān)斷電路，而且利用ss/ena和pwrgd引腳可以設(shè)計(jì)啟動(dòng)時(shí)間和順序啟動(dòng)電路，這些特點(diǎn)恰好滿足了上述系統(tǒng)設(shè)計(jì)的需要。此外，它加強(qiáng)散熱型的pwp封裝為芯片提供了更好的散熱。本系統(tǒng)采用4片tps54610供電。

電路設(shè)計(jì)

內(nèi)核電壓的產(chǎn)生

　　tps54610電路的設(shè)計(jì)應(yīng)從開關(guān)頻率、輸入/輸出濾波、反饋補(bǔ)償網(wǎng)絡(luò)和設(shè)置軟啟動(dòng)時(shí)間這4個(gè)方面來考慮。采用ti公司的swift designer 輔助設(shè)計(jì)軟件，可以方便地得到這些參數(shù)，減少了設(shè)計(jì)的難度。本系統(tǒng)內(nèi)核電壓為1.2v，電路如圖1所示。

　　此電路開關(guān)頻率設(shè)置為700khz，故應(yīng)在rt和agnd引腳之間串聯(lián)一個(gè)阻值為71.5kw的電阻，并保持sync引腳開路，其中，r和開關(guān)頻率的換算公式為：r=(500khz/開關(guān)頻率)×100kw。輸入電源的濾波和其它電源電路一樣，主要是以減小紋波電壓和旁路高頻分量為目的，采用一個(gè)較大的電容(220mf)和較小的電容(10mf)配合使用，制板時(shí)電容的擺放應(yīng)盡量靠近芯片；輸出濾波由電感和電容共同完成，電感可在1mh~10mh之間取值，本設(shè)計(jì)采用4.7mh貼片電感。補(bǔ)償網(wǎng)絡(luò)的設(shè)計(jì)非常關(guān)鍵，圖1中主要依靠rfp18和rfp17兩個(gè)電阻組成分壓網(wǎng)絡(luò)，使輸出電壓為1.2v，其余電阻、電容構(gòu)成環(huán)路補(bǔ)償網(wǎng)絡(luò)，元器件的選擇方法很多，主要從輸出電壓值、帶寬、紋波電壓等方面考慮。設(shè)計(jì)時(shí)可以充分利用swift designer 輔助設(shè)計(jì)軟件，它可以修改上述所有要求，以達(dá)到設(shè)計(jì)所需。設(shè)計(jì)時(shí)應(yīng)注意：要確保電阻、電容使用標(biāo)稱值，同時(shí)，為了保證輸出電壓的準(zhǔn)確性，建議使用精密電阻。軟啟動(dòng)時(shí)間的設(shè)置通過ss/ena引腳和一個(gè)低值電容接地獲得，ss/ena可以同時(shí)完成使能、輸出延遲和電壓上升延遲功能。其中，延遲時(shí)間和電容值成正比，近似為：

　　其中，td為輸出延遲時(shí)間；css為ss/ena引腳所接電容；tss為輸出電壓上升延遲時(shí)間。本設(shè)計(jì)采用css=0.01mf，td和tss分別為2.4ms和1.4ms。

其它電壓的產(chǎn)生及

順序供電電路的設(shè)計(jì)

　　其它電壓和內(nèi)核電壓的設(shè)計(jì)大體相同，主要就是輸出電壓值的不同，這點(diǎn)可以根據(jù)輔助設(shè)計(jì)軟件設(shè)置分壓網(wǎng)絡(luò)中不同的電阻值得到。電路如圖2、圖3、圖4所示。

　　圖1、圖2、圖3、圖4就構(gòu)成了整個(gè)系統(tǒng)的電源設(shè)計(jì)，通過pwrgd和ss/ena兩個(gè)引腳的級(jí)聯(lián)使用，就可以完成順序啟動(dòng)電路的設(shè)計(jì)。pwrgd引腳在當(dāng)vsense端的電壓高于輸出電壓的90%時(shí)輸出為高，否則為低。ss/ena引腳除了上述軟啟動(dòng)功能之外，還具有輸出使能的功能，提供控制器允許工作邏輯信號(hào)，當(dāng)ss/ena為高電平時(shí)，與外接電容配合可設(shè)置啟動(dòng)時(shí)間；為低電平時(shí)，芯片關(guān)閉，輸出為0。當(dāng)jfp6、8、10三根跳線連接時(shí)，就能達(dá)到順序啟動(dòng)的效果。具體過程如下：

　　外加5v電壓后，根據(jù)ss/ena外接電容計(jì)算，經(jīng)2.4ms后，1.2v供電的tps54610芯片開始啟動(dòng)，再經(jīng)過1.4ms后，輸出電壓為1.2v，此時(shí)，pwrgd引腳由低電平變成高電平。由于該引腳和1.8v供電的tps54610芯片的ss/ena引腳相連，所以，在1.2v電壓輸出正常之前，供電1.8v的芯片輸出一直