浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術(shù)資料 » 電源技術(shù)

高速AD轉(zhuǎn)換器ADS8364在電能質(zhì)量監(jiān)控系統(tǒng)中的應(yīng)用

發(fā)布時(shí)間:2008/5/28 0:00:00 訪問(wèn)次數(shù):1207

引言

隨著我國(guó)電網(wǎng)的逐步發(fā)展,如何保證優(yōu)良的電能質(zhì)量成為一項(xiàng)重要的工作。電能質(zhì)量監(jiān)控系統(tǒng)可以實(shí)時(shí)跟蹤電網(wǎng)參數(shù)的變化,故可為改善電網(wǎng)電能質(zhì)量提供實(shí)際依據(jù)。

傳統(tǒng)的監(jiān)控裝置對(duì)目前一些高頻的復(fù)雜暫態(tài)量的采集與處理還相對(duì)困難,所以研制一種高速的、處理能力強(qiáng)大的監(jiān)控系統(tǒng)有著重要的意義。為此,本文以tms320f2812型dsp為控制核心設(shè)計(jì)了一種電能質(zhì)量監(jiān)控系統(tǒng)。

tms320f2812是ti公司生產(chǎn)的32位定點(diǎn)dsp,它采用1.8 v的內(nèi)核電壓,具有3.3 v的外圍接口電壓,最高頻率150 mhz,片內(nèi)有18k字的ram。由于在通常情況下,采集系統(tǒng)中轉(zhuǎn)換器件的性能決定著系統(tǒng)性能的優(yōu)劣。所以本設(shè)計(jì)選用ti公司的ads8364作為ad轉(zhuǎn)換模塊。ads8364的最高頻率為5 mhz,對(duì)應(yīng)采樣頻率250khz,可以滿(mǎn)足本采集系統(tǒng)的要求。

1 ads8364的主要特性

ads8364是一種高速、低功耗、6通道同步采樣轉(zhuǎn)換器件,它是16位高速并行接口的模數(shù)轉(zhuǎn)換芯片。每片ads8364由3個(gè)轉(zhuǎn)換速率為250 ksps的adc構(gòu)成,每個(gè)adc有2個(gè)模擬輸入通道,每個(gè)通道都帶有采樣保持器,3個(gè)adc可組成3對(duì)模擬輸入,可對(duì)其中的輸人信號(hào)同時(shí)采樣保持。另外,引腳內(nèi)部還帶有2.5 v電壓接口,可用以提供基準(zhǔn)電壓。由于6個(gè)通道可以同時(shí)采樣,因而很適合用于需同時(shí)采集多種信號(hào)的應(yīng)用場(chǎng)合。圖1所示是ads8364的管腳排列圖。

ads8364的6個(gè)模擬輸入通道可分為三組,分別為a、b和c組。每組都有一個(gè)保持信號(hào)(分別為holda、ef和holdc),以用于啟動(dòng)各組的a/d轉(zhuǎn)換。6個(gè)通道可以進(jìn)行同步并行采樣和轉(zhuǎn)換。當(dāng)ads8364的holdx保持20 ns的低電平后,開(kāi)始轉(zhuǎn)換。當(dāng)轉(zhuǎn)換結(jié)果被存入輸出寄存器后,引腳ef的輸出將保持半個(gè)時(shí)鐘周期的低電平,以提示數(shù)據(jù)分析處理器進(jìn)行轉(zhuǎn)換結(jié)果的接收,處理器通過(guò)置rd和cs為低電平可使數(shù)據(jù)通過(guò)并行輸出總線讀出。圖2所示為ads8364的工作時(shí)序。

2 系統(tǒng)硬件設(shè)計(jì)

數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)要求經(jīng)濟(jì)合理、安全可靠,并具有足夠的抗干擾能力。裝置的信號(hào)采樣和模數(shù)轉(zhuǎn)換由ad模塊和dsp來(lái)完成。待測(cè)線路上的信號(hào)先分別經(jīng)過(guò)變壓和信號(hào)調(diào)理,以使其變?yōu)檫m合采樣的信號(hào),再進(jìn)入采樣模塊。采樣模塊要對(duì)高速交變模擬信號(hào)進(jìn)行采集,因此,本設(shè)計(jì)選用ti公司的高精度ads8364為ad轉(zhuǎn)換芯片,并以tms320f2812型dsp為控制核心,被測(cè)數(shù)據(jù)經(jīng)過(guò)信號(hào)調(diào)理和同步采樣后再進(jìn)人數(shù)據(jù)處理單元。其采樣原理如圖3所示。

模擬通道輸入采用差分輸入方式來(lái)減少共模干擾,并采用電壓基準(zhǔn)芯片ad780來(lái)提供2.5 v的電壓基準(zhǔn)。其電路圖如圖4所示。

由于電力系統(tǒng)中的電壓電流信號(hào)一般不能直接送到a/d器件的輸入端進(jìn)行轉(zhuǎn)換,而要先經(jīng)過(guò)降壓和信號(hào)調(diào)理等預(yù)處理。因此,本設(shè)計(jì)采用sct254fk精密電流互感器來(lái)將電流信號(hào)轉(zhuǎn)化為電壓信號(hào)。其額定輸入電流為5 a,額定輸出電流為2.5 ma。信號(hào)調(diào)理電路如圖5所示。圖中,調(diào)整反饋電阻r1和r2的值可得到所需要的電壓輸出。電容c2及可調(diào)電阻r3是用來(lái)補(bǔ)償相移的。電容c3和c4是400~1000 pf的小電容,主要用以去耦和濾波。兩個(gè)反接的二極管d1和d2用以保護(hù)運(yùn)算放大器。運(yùn)算放大器視精度要求而定,本文使用精度和穩(wěn)定性都比較好的op07。

ad的啟動(dòng)信號(hào)由dsp的時(shí)鐘輸出通過(guò)cpld給出,同時(shí),cpld還將譯碼ad的片內(nèi)寄存器地址,以將ad轉(zhuǎn)換結(jié)果直接映射到dsp的內(nèi)存空間。ad轉(zhuǎn)換結(jié)束信號(hào)經(jīng)過(guò)cpld與dsp的外部中斷引腳相連,可用于通知dsp讀取ad轉(zhuǎn)換結(jié)果。

本設(shè)計(jì)中,ads8364采用的是4 mhz時(shí)鐘。每通道的轉(zhuǎn)換速率最大可達(dá)200 ksps。將ad的地址線接到tms320f2812的地址線,可在a0接數(shù)字地,而a2和a1接vcc時(shí),使ads8364進(jìn)入周期模式。在這個(gè)模式中,轉(zhuǎn)換器可自動(dòng)對(duì)六個(gè)通道進(jìn)行采樣,并可將數(shù)據(jù)以a0、a1、b0、b1、c0、c1的順序?qū)?yīng)傳送到輸出端。ads8364與dsp的接口電路如圖6所示。

引言

隨著我國(guó)電網(wǎng)的逐步發(fā)展,如何保證優(yōu)良的電能質(zhì)量成為一項(xiàng)重要的工作。電能質(zhì)量監(jiān)控系統(tǒng)可以實(shí)時(shí)跟蹤電網(wǎng)參數(shù)的變化,故可為改善電網(wǎng)電能質(zhì)量提供實(shí)際依據(jù)。

傳統(tǒng)的監(jiān)控裝置對(duì)目前一些高頻的復(fù)雜暫態(tài)量的采集與處理還相對(duì)困難,所以研制一種高速的、處理能力強(qiáng)大的監(jiān)控系統(tǒng)有著重要的意義。為此,本文以tms320f2812型dsp為控制核心設(shè)計(jì)了一種電能質(zhì)量監(jiān)控系統(tǒng)。

tms320f2812是ti公司生產(chǎn)的32位定點(diǎn)dsp,它采用1.8 v的內(nèi)核電壓,具有3.3 v的外圍接口電壓,最高頻率150 mhz,片內(nèi)有18k字的ram。由于在通常情況下,采集系統(tǒng)中轉(zhuǎn)換器件的性能決定著系統(tǒng)性能的優(yōu)劣。所以本設(shè)計(jì)選用ti公司的ads8364作為ad轉(zhuǎn)換模塊。ads8364的最高頻率為5 mhz,對(duì)應(yīng)采樣頻率250khz,可以滿(mǎn)足本采集系統(tǒng)的要求。

1 ads8364的主要特性

ads8364是一種高速、低功耗、6通道同步采樣轉(zhuǎn)換器件,它是16位高速并行接口的模數(shù)轉(zhuǎn)換芯片。每片ads8364由3個(gè)轉(zhuǎn)換速率為250 ksps的adc構(gòu)成,每個(gè)adc有2個(gè)模擬輸入通道,每個(gè)通道都帶有采樣保持器,3個(gè)adc可組成3對(duì)模擬輸入,可對(duì)其中的輸人信號(hào)同時(shí)采樣保持。另外,引腳內(nèi)部還帶有2.5 v電壓接口,可用以提供基準(zhǔn)電壓。由于6個(gè)通道可以同時(shí)采樣,因而很適合用于需同時(shí)采集多種信號(hào)的應(yīng)用場(chǎng)合。圖1所示是ads8364的管腳排列圖。

ads8364的6個(gè)模擬輸入通道可分為三組,分別為a、b和c組。每組都有一個(gè)保持信號(hào)(分別為holda、ef和holdc),以用于啟動(dòng)各組的a/d轉(zhuǎn)換。6個(gè)通道可以進(jìn)行同步并行采樣和轉(zhuǎn)換。當(dāng)ads8364的holdx保持20 ns的低電平后,開(kāi)始轉(zhuǎn)換。當(dāng)轉(zhuǎn)換結(jié)果被存入輸出寄存器后,引腳ef的輸出將保持半個(gè)時(shí)鐘周期的低電平,以提示數(shù)據(jù)分析處理器進(jìn)行轉(zhuǎn)換結(jié)果的接收,處理器通過(guò)置rd和cs為低電平可使數(shù)據(jù)通過(guò)并行輸出總線讀出。圖2所示為ads8364的工作時(shí)序。

2 系統(tǒng)硬件設(shè)計(jì)

數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)要求經(jīng)濟(jì)合理、安全可靠,并具有足夠的抗干擾能力。裝置的信號(hào)采樣和模數(shù)轉(zhuǎn)換由ad模塊和dsp來(lái)完成。待測(cè)線路上的信號(hào)先分別經(jīng)過(guò)變壓和信號(hào)調(diào)理,以使其變?yōu)檫m合采樣的信號(hào),再進(jìn)入采樣模塊。采樣模塊要對(duì)高速交變模擬信號(hào)進(jìn)行采集,因此,本設(shè)計(jì)選用ti公司的高精度ads8364為ad轉(zhuǎn)換芯片,并以tms320f2812型dsp為控制核心,被測(cè)數(shù)據(jù)經(jīng)過(guò)信號(hào)調(diào)理和同步采樣后再進(jìn)人數(shù)據(jù)處理單元。其采樣原理如圖3所示。

模擬通道輸入采用差分輸入方式來(lái)減少共模干擾,并采用電壓基準(zhǔn)芯片ad780來(lái)提供2.5 v的電壓基準(zhǔn)。其電路圖如圖4所示。

由于電力系統(tǒng)中的電壓電流信號(hào)一般不能直接送到a/d器件的輸入端進(jìn)行轉(zhuǎn)換,而要先經(jīng)過(guò)降壓和信號(hào)調(diào)理等預(yù)處理。因此,本設(shè)計(jì)采用sct254fk精密電流互感器來(lái)將電流信號(hào)轉(zhuǎn)化為電壓信號(hào)。其額定輸入電流為5 a,額定輸出電流為2.5 ma。信號(hào)調(diào)理電路如圖5所示。圖中,調(diào)整反饋電阻r1和r2的值可得到所需要的電壓輸出。電容c2及可調(diào)電阻r3是用來(lái)補(bǔ)償相移的。電容c3和c4是400~1000 pf的小電容,主要用以去耦和濾波。兩個(gè)反接的二極管d1和d2用以保護(hù)運(yùn)算放大器。運(yùn)算放大器視精度要求而定,本文使用精度和穩(wěn)定性都比較好的op07。

ad的啟動(dòng)信號(hào)由dsp的時(shí)鐘輸出通過(guò)cpld給出,同時(shí),cpld還將譯碼ad的片內(nèi)寄存器地址,以將ad轉(zhuǎn)換結(jié)果直接映射到dsp的內(nèi)存空間。ad轉(zhuǎn)換結(jié)束信號(hào)經(jīng)過(guò)cpld與dsp的外部中斷引腳相連,可用于通知dsp讀取ad轉(zhuǎn)換結(jié)果。

本設(shè)計(jì)中,ads8364采用的是4 mhz時(shí)鐘。每通道的轉(zhuǎn)換速率最大可達(dá)200 ksps。將ad的地址線接到tms320f2812的地址線,可在a0接數(shù)字地,而a2和a1接vcc時(shí),使ads8364進(jìn)入周期模式。在這個(gè)模式中,轉(zhuǎn)換器可自動(dòng)對(duì)六個(gè)通道進(jìn)行采樣,并可將數(shù)據(jù)以a0、a1、b0、b1、c0、c1的順序?qū)?yīng)傳送到輸出端。ads8364與dsp的接口電路如圖6所示。

    相關(guān)IC型號(hào)
    版權(quán)所有:51dzw.COM
    深圳服務(wù)熱線:13751165337  13692101218
    粵ICP備09112631號(hào)-6(miitbeian.gov.cn)
    公網(wǎng)安備44030402000607
    深圳市碧威特網(wǎng)絡(luò)技術(shù)有限公司
    付款方式


     復(fù)制成功!