來源：技術(shù)在線

美國(guó)Ziptronix與RaytheonVisionSystems（RVS）合作，對(duì)5層CMOS元件和光電二極管進(jìn)行了3維層疊。在層疊時(shí)，采用了Ziptronix開發(fā)的名為“Directbondinterconnect（DBI）”的3維封裝技術(shù)。

采用DBI技術(shù)，在芯片與晶圓、晶圓與晶圓接合時(shí)，也可在室溫下實(shí)現(xiàn)3維封裝。布線間距在10μm以下，布線寬度為2μm左右。此次在形成有CMOS元件的晶圓上，層疊了RVS公司的芯片。布線間距為8μm�？稍诖_保接合部連接性的同時(shí)，通過所有光電二極管獲取圖像。