高速模數(shù)轉(zhuǎn)換器動(dòng)態(tài)參數(shù)的定義和測(cè)試
發(fā)布時(shí)間:2007/8/15 0:00:00 訪問(wèn)次數(shù):1088
摘要:隨著集成工藝的發(fā)展,高速模數(shù)轉(zhuǎn)換器的性?xún)r(jià)比不斷提高,其應(yīng)用范圍也越來(lái)越廣,特別是在通信領(lǐng)域,高速ADC的發(fā)展為軟件無(wú)線電技術(shù)奠定了基礎(chǔ)。本文主要討論高速ADC測(cè)試方法,以MAXIM新一代3V、10位高速模數(shù)轉(zhuǎn)換器的測(cè)試為基礎(chǔ),詳細(xì)討論硬件的配置、軟件工具和用于數(shù)據(jù)采樣和分析的儀器。
關(guān)鍵詞:ADC
動(dòng)態(tài)參數(shù)
高速模數(shù)轉(zhuǎn)換器(ADC)的參數(shù)定義和描述如表1所示。
表二 動(dòng)態(tài)參數(shù)定義
動(dòng)態(tài)參數(shù) | 描 述 |
信噪比(SNR) | SNRdB=6.02 N+1.763 |
信號(hào)與噪聲+失真之比(SINAD) | SINADdB=20 log10(ASIGNAL[rms]/ANOISE[rms]) |
有效位數(shù)(ENOB) | ENOB=(SINAD-1.763)/6.02 |
總諧波失調(diào)(THD) | THDdBc=20 log10(√(VHD·2 2+VHD·3 2+VHD·N 2)/V[fIN] |
無(wú)雜散動(dòng)態(tài)范圍(SFDR) | SFDE是信號(hào)基波幅度的有效值與最大諧 波分量的效值之比,以db為單位 |
雙音互調(diào)失真(TTIMD) | TTIMDdb=20log10{∑(AIMF-SUM[rms]+AIMF-DIFF[RMS]/AFUNDAMENTAL[rms]} |
多音互調(diào)失真(MTIMD) | MTIMDdB=20 log10{∑(AIMF-SUM[rms]+AIMF-DIFF[rms]/AFUNDAMENTAL[rms]輸入包含多個(gè)頻率成份 |
電壓駐波比(VSWR) | VSWR(1+‖ρ‖)/(1+‖ρ‖),ρ—反射系數(shù) |
測(cè)試方案中的線路板布局和硬件需求
為合理測(cè)試高速ADC的動(dòng)態(tài)參數(shù),最好選用制造商預(yù)先裝配好的電路板,或是參考數(shù)據(jù)手冊(cè)中推薦的線路板布局布板,高速數(shù)據(jù)轉(zhuǎn)換器的布板需要高速電路的設(shè)計(jì)技巧,通常應(yīng)遵守以下基本規(guī)則:
· 所有的旁路電容盡可能靠近器件安裝,最好和ADC在同一層面,采用表面貼裝元件使引線最短,減小寄生電感和電容。
· 模擬電源、數(shù)字電源、基準(zhǔn)電源和輸入公共端采用兩個(gè)0.1MF的陶瓷電容和一個(gè)2.2M(F雙極性電容并聯(lián)對(duì)地旁路。
· 采用具有獨(dú)立的地平面和電源平面的多層電路板,保證信號(hào)的完整性。
· 采用獨(dú)立的接地平面時(shí)應(yīng)考慮ADC模擬地和數(shù)字地的物理位置。兩個(gè)地平面之間的阻抗要盡可能低,二者間的交流和直流電壓差低于0.3V以避免器件的損壞和死鎖。模擬地與數(shù)字地應(yīng)單點(diǎn)連接,可以用低阻值表貼電阻(1Ω~5Ω)、鐵氧體磁珠連接或直接短路,避免充滿(mǎn)噪聲的數(shù)字地電流對(duì)模擬地的干擾。
&
摘要:隨著集成工藝的發(fā)展,高速模數(shù)轉(zhuǎn)換器的性?xún)r(jià)比不斷提高,其應(yīng)用范圍也越來(lái)越廣,特別是在通信領(lǐng)域,高速ADC的發(fā)展為軟件無(wú)線電技術(shù)奠定了基礎(chǔ)。本文主要討論高速ADC測(cè)試方法,以MAXIM新一代3V、10位高速模數(shù)轉(zhuǎn)換器的測(cè)試為基礎(chǔ),詳細(xì)討論硬件的配置、軟件工具和用于數(shù)據(jù)采樣和分析的儀器。
關(guān)鍵詞:ADC
動(dòng)態(tài)參數(shù)
高速模數(shù)轉(zhuǎn)換器(ADC)的參數(shù)定義和描述如表1所示。
表二 動(dòng)態(tài)參數(shù)定義
動(dòng)態(tài)參數(shù) | 描 述 |
信噪比(SNR) | SNRdB=6.02 N+1.763 |
信號(hào)與噪聲+失真之比(SINAD) | SINADdB=20 log10(ASIGNAL[rms]/ANOISE[rms]) |
有效位數(shù)(ENOB) | ENOB=(SINAD-1.763)/6.02 |
總諧波失調(diào)(THD) | THDdBc=20 log10(√(VHD·2 2+VHD·3 2+VHD·N 2)/V[fIN] |
無(wú)雜散動(dòng)態(tài)范圍(SFDR) | SFDE是信號(hào)基波幅度的有效值與最大諧 波分量的效值之比,以db為單位 |
雙音互調(diào)失真(TTIMD) | TTIMDdb=20log10{∑(AIMF-SUM[rms]+AIMF-DIFF[RMS]/AFUNDAMENTAL[rms]} |
多音互調(diào)失真(MTIMD) | MTIMDdB=20 log10{∑(AIMF-SUM[rms]+AIMF-DIFF[rms]/AFUNDAMENTAL[rms]輸入包含多個(gè)頻率成份 |
電壓駐波比(VSWR) | VSWR(1+‖ρ‖)/(1+‖ρ‖),ρ—反射系數(shù) |
測(cè)試方案中的線路板布局和硬件需求
為合理測(cè)試高速ADC的動(dòng)態(tài)參數(shù),最好選用制造商預(yù)先裝配好的電路板,或是參考數(shù)據(jù)手冊(cè)中推薦的線路板布局布板,高速數(shù)據(jù)轉(zhuǎn)換器的布板需要高速電路的設(shè)計(jì)技巧,通常應(yīng)遵守以下基本規(guī)則:
· 所有的旁路電容盡可能靠近器件安裝,最好和ADC在同一層面,采用表面貼裝元件使引線最短,減小寄生電感和電容。
· 模擬電源、數(shù)字電源、基準(zhǔn)電源和輸入公共端采用兩個(gè)0.1MF的陶瓷電容和一個(gè)2.2M(F雙極性電容并聯(lián)對(duì)地旁路。
· 采用具有獨(dú)立的地平面和電源平面的多層電路板,保證信號(hào)的完整性。
· 采用獨(dú)立的接地平面時(shí)應(yīng)考慮ADC模擬地和數(shù)字地的物理位置。兩個(gè)地平面之間的阻抗要盡可能低,二者間的交流和直流電壓差低于0.3V以避免器件的損壞和死鎖。模擬地與數(shù)字地應(yīng)單點(diǎn)連接,可以用低阻值表貼電阻(1Ω~5Ω)、鐵氧體磁珠連接或直接短路,避免充滿(mǎn)噪聲的數(shù)字地電流對(duì)模擬地的干擾。
&
熱門(mén)點(diǎn)擊
- 24位模數(shù)轉(zhuǎn)換器AD7713及其應(yīng)用
- 電壓/頻率和頻率/電壓轉(zhuǎn)換器VF320
- 12位并行模/數(shù)轉(zhuǎn)換芯片AD1674及其應(yīng)用
- XILINX新推出的SPARTAN-3E系列
- 廉價(jià)隔離型高精度D/A轉(zhuǎn)換器
- Straix器件在DVB-T調(diào)制器中的應(yīng)用
- 八通道24位微功耗無(wú)延時(shí)△-∑模數(shù)轉(zhuǎn)換LTC
- 一種基于AT89C1051/2051的低成本
- 高性能∑-Δ ADC的原理及應(yīng)用
- 高速A/D轉(zhuǎn)換器TLC5540及其應(yīng)用
推薦技術(shù)資料
- 電動(dòng)吸錫烙鐵
- 用12V/2A的電源為電磁閥和泵供電,F(xiàn)QPF9N50... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開(kāi)
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門(mén)信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究