浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術資料 » 其它綜合

Verilog HDL上拉、下拉電阻

發(fā)布時間:2008/6/3 0:00:00 訪問次數(shù):1664

 上拉、下拉電阻有:

pullup pulldown

  這類門設備沒有輸入只有輸出。上拉電阻將輸出置為1。下拉電阻將輸出置為0。門實例語句形式如下:

pull_gate[instance_name] (outputa);
門實例的端口表只包含1個輸出。例如:
pullup pup (pwr);
此上拉電阻實例名為pup,輸出pwr置為高電平1。



 上拉、下拉電阻有:

pullup pulldown

  這類門設備沒有輸入只有輸出。上拉電阻將輸出置為1。下拉電阻將輸出置為0。門實例語句形式如下:

pull_gate[instance_name] (outputa);
門實例的端口表只包含1個輸出。例如:
pullup pup (pwr);
此上拉電阻實例名為pup,輸出pwr置為高電平1。



相關IC型號

熱門點擊

 

推薦技術資料

羅盤誤差及補償
    造成羅盤誤差的主要因素有傳感器誤差、其他磁材料干擾等。... [詳細]
版權所有:51dzw.COM
深圳服務熱線:13692101218  13751165337
粵ICP備09112631號-6(miitbeian.gov.cn)
公網(wǎng)安備44030402000607
深圳市碧威特網(wǎng)絡技術有限公司
付款方式


 復制成功!