摘要：AD9751是一種轉(zhuǎn)換速率可高達300MSPS的高速數(shù)模轉(zhuǎn)換器，它具有雙端口輸入、轉(zhuǎn)換精度高、速度快、功耗小、成本低等諸多優(yōu)點。同時具有優(yōu)異的交、直流特性，可廣泛應(yīng)用于需要數(shù)據(jù)轉(zhuǎn)換的應(yīng)用場合，同時可拓展高速數(shù)據(jù)系統(tǒng)中的應(yīng)用。文中介紹了AD9751的主要特點和工作原理，討論了它的內(nèi)部PLL及高數(shù)字接口等應(yīng)用問題。

    關(guān)鍵詞：高速A/D轉(zhuǎn)換 PLL 高速數(shù)據(jù)接口 AD9751

1 概述

AD9751是一個雙輸入端口的超高速10位CMOS DAC。它內(nèi)含一個高性能的10位D/A內(nèi)核、一個基準電壓和一個數(shù)字接口電路。當AD9751工作于300MSPS時，仍可保持優(yōu)異的交流和直流特性。

AD9751的數(shù)字接口包括兩個緩沖鎖存器以及控制邏輯。當輸入時鐘占空比不為50%時，可以使用內(nèi)部頻率鎖相環(huán)電路（PLL）。此時，頻率鎖相環(huán)電路將以兩倍于外部應(yīng)用時鐘的速度來驅(qū)動DAC鎖存器，并可從兩個輸入數(shù)據(jù)通道上交替?zhèn)鬏敂?shù)據(jù)信號。其輸出傳輸數(shù)據(jù)率是單個輸入通道數(shù)據(jù)率的兩倍。當輸入時鐘的占空比為50%或者對于時鐘抖動較為敏感時，該鎖相環(huán)可能失效，此時芯片內(nèi)的時鐘倍增器將啟動。因而當鎖相環(huán)失效時，可使用時鐘倍增器，或者在外部提供2倍時鐘并在內(nèi)部進行2分頻。

CLK輸入端（CLK+CLK-）能以差分方式或者單端方式驅(qū)動，這時信號壓擺率可低至1V的峰峰值。由于AD9751采用分段電流源結(jié)構(gòu)，因而可運用適當?shù)拈_關(guān)技術(shù)去減小干擾，以使動態(tài)精度達到最了。其差分電源輸出可支持單端或差分應(yīng)用。每個差分輸出端均可提供從2mA～20mA的標稱滿量程電流。

    AD9751采用選進的低成本的0.35μm的CMOS工藝制造。它能在單電源2.7V～3.6V下工作，其功耗小于300mW。

AD9751具有如下主要特點：

●為高速TxDAC+s系列成員之一，且與該系列其它芯片的引腳兼容，可提供10、12和14位的分辨率。

●具有超高速的300MSPS轉(zhuǎn)換速率。

●帶有雙10位鎖存和多路復用輸入端口。

●內(nèi)含時鐘倍增器，可采用差分和單端時鐘輸入。

●功耗低，在2.7V～3.6V的單電源時，其功率低于300mW。

●片內(nèi)帶有1.20V且具有溫度補償?shù)膸峨妷夯鶞省?/p>

2 AD9751的引腳功能

AD9751采用48腳LQFP封裝，其工作溫度范圍為-40～+85℃，各主要引腳的功能如下：

IOUTA(43腳)：差分DAC電流輸出端；

IOUTB（42腳）：差分DAC電流輸出端；

REFIO（39腳）：基準輸入/輸出端；

DIV0，DIV1（37，38腳）：PLL控制和輸入端口模式選擇輸入腳；

FSADJ（40腳）：滿刻度電流輸出調(diào)節(jié)端；

AVDD（41腳）：模擬電源電壓；

ACOM（44腳）：模擬公共端；

DVDD（5，21腳）：數(shù)字電源電壓；

DCOM（4，22腳）：數(shù)字公共端；

PLLVDD（47腳）：相位鎖存回路電源電壓；