smic參考流程采用了cadence的技術(shù)，是一套完整的對(duì)應(yīng)cpf的rtl-to-gdsii低功耗流程，目標(biāo)是使90納米系統(tǒng)級(jí)芯片設(shè)計(jì)實(shí)現(xiàn)高效功耗利用。它結(jié)合了smic 90納米邏輯低漏泄1p9m 1.2/1.8/2.5v標(biāo)準(zhǔn)工藝，以及商用低功耗庫(kù)支持。該流程在所有必要的設(shè)計(jì)步驟中都具備功耗敏感性，包括邏輯綜合過(guò)程、模擬、可測(cè)性設(shè)計(jì)、等效驗(yàn)證、硅虛擬原型設(shè)計(jì)、物理實(shí)現(xiàn)與全面的簽收分析。

　　cpf是由si2批準(zhǔn)通過(guò)的一種標(biāo)準(zhǔn)格式，用于指定設(shè)計(jì)過(guò)程初期的低功耗節(jié)省技術(shù)——實(shí)現(xiàn)低功耗能力的分享和重用。cadence低功耗解決方案是業(yè)內(nèi)最早的完整流程，將邏輯設(shè)計(jì)、驗(yàn)證、實(shí)現(xiàn)與si2標(biāo)準(zhǔn)的通用功率格式(cpf)相結(jié)合。