| 1引言
在集成電路設(shè)計(jì)過程中，模擬方法是應(yīng)用最多的驗(yàn)證時序正確與否的手段，然而，模擬方法在微系統(tǒng)芯片(soc)時代正面臨嚴(yán)竣的挑戰(zhàn)。傳統(tǒng)的邏輯模擬方法雖然比較快，但需要輸入向量作為激勵，給使用帶來很多不便；更為嚴(yán)重的是其精度不夠高，不能處理soc時代越來越嚴(yán)重的互連線的耦合電容、電感效應(yīng)。電路模擬方法雖然能非常精確地計(jì)算soc時代的各種效應(yīng)，但其速度太慢，容量也太小。靜態(tài)時序分析技術(shù)通過提取整個電路的所有時序路徑，計(jì)算信號沿(上升沿或下降沿)在傳播過程的延時，然后檢查在最壞情況下電路中是否存在建立時間和保持時間不滿足要求的器件，從而確認(rèn)被驗(yàn)證的電路是否存在時序問題。它們又分別通過對最大路徑延遲和最小路徑延遲的分析得到。靜態(tài)時序分析不需要輸入向量、運(yùn)行速度快、占用內(nèi)存少，因而成為soc時代最主要的時序驗(yàn)證手段。延時計(jì)算和最長/最短路徑分析是靜態(tài)時序分析的關(guān)鍵。由于互連線結(jié)構(gòu) [1]對門延時的影響非常大，必須在門延時模型中充分考慮這一因素才能確保靜態(tài)分析結(jié)果的正確性。
本文提出新的π模型方法，結(jié)合了門的等效電容[3]來計(jì)算門的延時，我們的方法結(jié)合門的互連線負(fù)載的拓?fù)浣Y(jié)構(gòu)和門負(fù)載三階矩求解的方法，采用[4]中提出的等效電容的求解公式，求出門延時計(jì)算模型，相比上述兩種方法，在靜態(tài)時序分析中更為合理。
2新的門延時模型
2.1 新的門延時模型
在[4]中， 作者提出了利用π型的rc模型來近似門的互連線輸出負(fù)載，同時考慮了負(fù)載的屏蔽效應(yīng)。用該模型等價地計(jì)算出門輸出驅(qū)動點(diǎn)導(dǎo)納函數(shù)前三階系數(shù)。
圖1中y(s)表示準(zhǔn)確的rc樹的驅(qū)動點(diǎn)導(dǎo)納函數(shù)，在s＝0的taylor展開式表示如下：
將門的輸出的rc樹的互連線負(fù)載等效負(fù)載為 π模型，如圖2。
通過π模型得到的門輸出驅(qū)動點(diǎn)導(dǎo)納函數(shù)和y (s)的前三項(xiàng)對比得出：
盡管以往模型能夠很好地表示等效的輸出驅(qū)動點(diǎn)導(dǎo)納函數(shù)，但是利用等效電容計(jì)算的門延時結(jié)果并不理想， 所以我們提出了新的模型。模型中電容的值也采用門輸出驅(qū)動點(diǎn)導(dǎo)納函數(shù)和 rc樹的驅(qū)動點(diǎn)導(dǎo)納函數(shù)前三階近似相等原理[4] 推出來，設(shè)該驅(qū)動點(diǎn)導(dǎo)納函數(shù)為yπ的taylor展開式：
考慮到互連線金屬電阻的屏蔽效應(yīng)以及互連線的分布特性，對于模型中的電阻r1而言，如圖3所示，需要求rc樹的等效電阻，采用的方法是，將分支中的接地電容去掉，而保留串聯(lián)的電阻，這時電路中的電阻連接主要以節(jié)點(diǎn)之間的串并聯(lián)的形式出現(xiàn)，則等效電阻 req，
在[4]中，我們可以看到r1 一般取12/25req，所以我們新的模型，如圖4：
2.2 等效電容模型
這樣產(chǎn)生我們新的π模型，由于傳統(tǒng)的門延時模型中門負(fù)載是一個電容，[5]提出了利用平均電流相等的原理， 將門負(fù)載π模型，轉(zhuǎn)換為單個電容的等效電容c eff的門負(fù)載模型，其等效電容的公式如下：
td、t f分別表示輸出門延時和門輸出的下降時間，它們是由 k因子表達(dá)式來決定的；tt表示輸入信號的傳輸時間，它是已知的。k因子表達(dá)式：
| 1引言
在集成電路設(shè)計(jì)過程中，模擬方法是應(yīng)用最多的驗(yàn)證時序正確與否的手段，然而，模擬方法在微系統(tǒng)芯片(soc)時代正面臨嚴(yán)竣的挑戰(zhàn)。傳統(tǒng)的邏輯模擬方法雖然比較快，但需要輸入向量作為激勵，給使用帶來很多不便；更為嚴(yán)重的是其精度不夠高，不能處理soc時代越來越嚴(yán)重的互連線的耦合電容、電感效應(yīng)。電路模擬方法雖然能非常精確地計(jì)算soc時代的各種效應(yīng)，但其速度太慢，容量也太小。靜態(tài)時序分析技術(shù)通過提取整個電路的所有時序路徑，計(jì)算信號沿(上升沿或下降沿)在傳播過程的延時，然后檢查在最壞情況下電路中是否存在建立時間和保持時間不滿足要求的器件，從而確認(rèn)被驗(yàn)證的電路是否存在時序問題。它們又分別通過對最大路徑延遲和最小路徑延遲的分析得到。靜態(tài)時序分析不需要輸入向量、運(yùn)行速度快、占用內(nèi)存少，因而成為soc時代最主要的時序驗(yàn)證手段。延時計(jì)算和最長/最短路徑分析是靜態(tài)時序分析的關(guān)鍵。由于互連線結(jié)構(gòu) [1]對門延時的影響非常大，必須在門延時模型中充分考慮這一因素才能確保靜態(tài)分析結(jié)果的正確性。
本文提出新的π模型方法，結(jié)合了門的等效電容[3]來計(jì)算門的延時，我們的方法結(jié)合門的互連線負(fù)載的拓?fù)浣Y(jié)構(gòu)和門負(fù)載三階矩求解的方法，采用[4]中提出的等效電容的求解公式，求出門延時計(jì)算模型，相比上述兩種方法，在靜態(tài)時序分析中更為合理。
2新的門延時模型
2.1 新的門延時模型
在[4]中， 作者提出了利用π型的rc模型來近似門的互連線輸出負(fù)載，同時考慮了負(fù)載的屏蔽效應(yīng)。用該模型等價地計(jì)算出門輸出驅(qū)動點(diǎn)導(dǎo)納函數(shù)前三階系數(shù)。
圖1中y(s)表示準(zhǔn)確的rc樹的驅(qū)動點(diǎn)導(dǎo)納函數(shù)，在s＝0的taylor展開式表示如下：
將門的輸出的rc樹的互連線負(fù)載等效負(fù)載為 π模型，如圖2。
通過π模型得到的門輸出驅(qū)動點(diǎn)導(dǎo)納函數(shù)和y (s)的前三項(xiàng)對比得出：
盡管以往模型能夠很好地表示等效的輸出驅(qū)動點(diǎn)導(dǎo)納函數(shù)，但是利用等效電容計(jì)算的門延時結(jié)果并不理想， 所以我們提出了新的模型。模型中電容的值也采用門輸出驅(qū)動點(diǎn)導(dǎo)納函數(shù)和 rc樹的驅(qū)動點(diǎn)導(dǎo)納函數(shù)前三階近似相等原理[4] 推出來，設(shè)該驅(qū)動點(diǎn)導(dǎo)納函數(shù)為yπ的taylor展開式：
考慮到互連線金屬電阻的屏蔽效應(yīng)以及互連線的分布特性，對于模型中的電阻r1而言，如圖3所示，需要求rc樹的等效電阻，采用的方法是，將分支中的接地電容去掉，而保留串聯(lián)的電阻，這時電路中的電阻連接主要以節(jié)點(diǎn)之間的串并聯(lián)的形式出現(xiàn)，則等效電阻 req，
在[4]中，我們可以看到r1 一般取12/25req，所以我們新的模型，如圖4：
2.2 等效電容模型
這樣產(chǎn)生我們新的π模型，由于傳統(tǒng)的門延時模型中門負(fù)載是一個電容，[5]提出了利用平均電流相等的原理， 將門負(fù)載π模型，轉(zhuǎn)換為單個電容的等效電容c eff的門負(fù)載模型，其等效電容的公式如下：
td、t f分別表示輸出門延時和門輸出的下降時間，它們是由 k因子表達(dá)式來決定的；tt表示輸入信號的傳輸時間，它是已知的。k因子表達(dá)式：
 熱門點(diǎn)擊
推薦技術(shù)資料
| | 
公網(wǎng)安備44030402000607
