如今，電源管理領(lǐng)域的主導廠商在為先進的微處理器供電上面臨著巨大挑戰(zhàn)。這種挑戰(zhàn)的出現(xiàn)源自為微處理器供電是一個不斷向前發(fā)展的目標。隨著領(lǐng)先微處理器的每一代后續(xù)產(chǎn)品對電流的需求不斷提高，為了使功耗保持在可管理的水平，就需要把工作電壓降至更低。同時，這些高電流水平帶來極大的電流變化率(di/dt)，因而使電壓調(diào)節(jié)(即穩(wěn)壓)也變得更加困難得多。了為緩解這一問題，穩(wěn)壓容差指標一直在不斷下降。5年前，±250mV還是可接受的；到2005年，任何微處理器供電電源的最大穩(wěn)壓容差將不得超過±25 mV。

展望2005年的先進微處理器，預(yù)計未來電源供電解決方案的電流水平將從目前的60A增至130A，同時電壓將下降到1.1V。這已帶來夠大的挑戰(zhàn)，但更苛刻的要求將接踵而來，即如何在滿足800A/us di/dt的條件下，實現(xiàn)±25 mV的穩(wěn)壓。更多的相位將在多相、點負載(point-load)型轉(zhuǎn)換器中被采用，而頻率將從目前的500kHz不斷增加至2005年的2MHz。此外，保持目前每安培成本水平的壓力會一直存在。

從整體來看，微處理器為DC/DC轉(zhuǎn)換器設(shè)計帶來的挑戰(zhàn)包含了許多技術(shù)、涉及許多領(lǐng)域內(nèi)的專門知識。為取得成功，廠商必須擁有達到基準水平的功率硅片功能；其次，封裝方案絕對要是一流的；另外，有創(chuàng)意的控制IC方案必不可少。最后還必須采用一個先進的電源架構(gòu)將所有這些整合到一起。

功率硅片

在功率硅片領(lǐng)域，為了滿足未來幾年微處理器將提出的預(yù)期要求，像國際整流器公司(IR)等電源管理行業(yè)的主導廠商已經(jīng)取得了長足的進步。

圖1所示的是開關(guān)品質(zhì)因數(shù)(FOM)，這是評判降壓拓撲結(jié)構(gòu)中控制場效應(yīng)管(FET)或稱高端(high-side) FET性能的一個典型方法。通過從1至2微米平面拓撲結(jié)構(gòu)變?yōu)闉閬單⒚诇系�，開關(guān)品質(zhì)因數(shù)被提高了1-3倍多。

圖2所示的是同步或稱低端(low-side)FET的品質(zhì)因數(shù)。在這里，實際上是傳導損耗主宰了處在導通電阻時域的品質(zhì)因數(shù)。僅在過去的兩年中，通過將1至2微米溝道技術(shù)升級為深亞微米水平，就使品質(zhì)因數(shù)提高了約3倍，今后還有更多的改進余地。

為滿足未來幾年內(nèi)微處理器的需求，業(yè)界需沿著這條改進之路繼續(xù)前行。對控制FET來說，通過轉(zhuǎn)向更細的線路和橫向(lateral)拓撲結(jié)構(gòu)，品質(zhì)因數(shù)可獲得另一次3倍的提升。在同步FET領(lǐng)域，在硅溝道技術(shù)中采用越來越細的線路幾何結(jié)構(gòu)還可再次獲得2.5倍的提升。在更遠的將來，為了與雄心勃勃的發(fā)展規(guī)劃同步，業(yè)界將需要采用諸如金剛砂和氮化鎵這樣的替代材料。否則，功率半導體器件的進步將不足以滿足未來微處理器的要求。

創(chuàng)新的封裝

在某些方面，封裝本身已成為取得進步的障礙，如SO-8的例子。該封裝是迄今為止用于面向微處理器的點負載轉(zhuǎn)換器的最流行封裝形式。SO-8帶有1.5毫歐的封裝阻抗(DFPR)，能被裝入其中的硅片其阻抗要小于該封裝阻抗。SO-8還在熱阻方面表現(xiàn)欠佳，向下至PCB板、向上到空氣散熱(18℃/瓦)兩個方向均是如此。

為了解決這些問題，一些新型封裝已被開發(fā)出來，如IR公司的Power Pak，以改善DFPR和熱阻問題�？山鉀Q這些問題的其它封裝方面進展也層出不窮，例如：銅帶(copper strap)、LF Pak以及無底座SO-8等。

盡管如此，業(yè)界還必須開發(fā)其它一些新穎的封裝方法以進一步改進熱阻性能。其中一種前景看好的新型封裝技術(shù)是將熱量向上推，然后將其釋放到電路板上方的空氣中，而不是將熱量向下壓進已在吸收若干其它元件發(fā)熱的PCB板。為將硅片所占面積和阻抗降至最低，這種新型的DirectFET封裝采用一個銅“頂帽”，以便與上下雙向熱通道建立起機械強度很高的連接，從而極大地改善了DFPR和兩個方向上的熱阻問題。該設(shè)計有效地使板上功率密度得到雙倍地增加。

新的電源架構(gòu)

下一步改進措施則是要開發(fā)能隨著未來幾代微處理器進行升級的創(chuàng)新控制方案和新型電源架構(gòu)，以滿足這些處理器將要出現(xiàn)的日益增長的需求。隨著業(yè)界逐步轉(zhuǎn)向針對同步降壓轉(zhuǎn)換器的多相架構(gòu)，目前有許多方案可供選擇。

第一種選擇方案是將控制器和驅(qū)動器IC集成到單個芯片中。這樣，元件數(shù)和材料成本將得到降低，不過長的走線會限制高頻性能。這種設(shè)計的性能將受制于驅(qū)動器產(chǎn)生的并一直傳遞到控制器IC的大量噪聲和熱量，而且由于相位數(shù)是由所選的IC設(shè)定的，這種設(shè)計將不能靈活地根據(jù)不斷變化的需求增加相位數(shù)。采取IC級聯(lián)的方法將只會增加該方案的成本和復(fù)雜性。

第二種可選方案是將驅(qū)動IC與控制IC分離。這種作法縮短了走線，并保證了更高頻性能。因驅(qū)動器IC與功率輸出級會非常緊密