隨著計(jì)算機(jī)工業(yè)的發(fā)展，作為計(jì)算機(jī)最常用輸入設(shè)備的鍵盤也日新月異。1981年ibm推出了ibm pc/xt鍵盤及其接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)定義了83鍵，采用5腳din連接器和簡(jiǎn)單的串行協(xié)議。實(shí)際上，第一套鍵盤掃描碼集并沒有主機(jī)到鍵盤的命令。為此，1984年ibm推出了ibm at鍵盤接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)定義了84~101鍵，采用5腳din連接器和雙向串行通訊協(xié)議，此協(xié)議依照第二套鍵盤掃描碼集設(shè)有8個(gè)主機(jī)到鍵盤的命令。到了1987年，ibm又推出了ps/2鍵盤接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)仍舊定義了84~101鍵，但是采用6腳mini-din連接器，該連接器在封裝上更小巧，仍然用雙向串行通訊協(xié)議并且提供有可選擇的第三套鍵盤掃描碼集，同時(shí)支持17個(gè)主機(jī)到鍵盤的命令�，F(xiàn)在，市面上的鍵盤都和ps/2及at鍵盤兼容，只是功能不同而已。

ps/2接口硬件

2.1 物理連接器

　　一般，具有五腳連接器的鍵盤稱之為at鍵盤，而具有六腳mini-din連接器的鍵盤則稱之為ps/2鍵盤。其實(shí)這兩種連接器都只有四個(gè)腳有意義。它們分別是clock(時(shí)鐘腳)、data(數(shù)據(jù)腳)、+5v(電源腳)和ground(電源地)。在ps/2鍵盤與pc機(jī)的物理連接上只要保證這四根線一一對(duì)應(yīng)就可以了。ps/2鍵盤靠pc的ps/2端口提供+5v電源，另外兩個(gè)腳clock(時(shí)鐘腳)和data(數(shù)據(jù)腳)都是集電極開路的，所以必須接大阻值的上拉電阻。它們平時(shí)保持高電平，有輸出時(shí)才被拉到低電平，之后自動(dòng)上浮到高電平�，F(xiàn)在比較常用的連接器如圖1所示。

2.2 電氣特性

　　ps/2 通訊協(xié)議是一種雙向同步串行通訊協(xié)議。通訊的兩端通過clock(時(shí)鐘腳)同步，并通過data(數(shù)據(jù)腳)交換數(shù)據(jù)。任何一方如果想抑制另外一方通訊時(shí)，只需要把clock(時(shí)鐘腳)拉到低電平。如果是pc機(jī)和ps/2鍵盤間的通訊，則pc機(jī)必須做主機(jī)，也就是說，pc機(jī)可以抑制ps/2鍵盤發(fā)送數(shù)據(jù)，而 ps/2鍵盤則不會(huì)抑制pc機(jī)發(fā)送數(shù)據(jù)。一般兩設(shè)備間傳輸數(shù)據(jù)的最大時(shí)鐘頻率是33khz，大多數(shù)ps/2設(shè)備工作在10~20khz。推薦值在 15khz左右，也就是說，clock(時(shí)鐘腳)高、低電平的持續(xù)時(shí)間都為40μs。每一數(shù)據(jù)幀包含11~12個(gè)位，具體含義如表1所列。

表1 數(shù)據(jù)幀格式說明

表中，如果數(shù)據(jù)位中1的個(gè)數(shù)為偶數(shù)，校驗(yàn)位就為1；如果數(shù)據(jù)位中1的個(gè)數(shù)為奇數(shù)，校驗(yàn)位就為0；總之，數(shù)據(jù)位中1的個(gè)數(shù)加上校驗(yàn)位中1的個(gè)數(shù)總為奇數(shù)，因此總進(jìn)行奇校驗(yàn)。

2.3 ps/2設(shè)備和pc機(jī)的通訊

ps/2 設(shè)備的clock(時(shí)鐘腳)和data(數(shù)據(jù)腳)　都是集電極開路的，平時(shí)都是高電平。當(dāng)ps/2設(shè)備等待發(fā)送數(shù)據(jù)時(shí)，它首先檢查clock(時(shí)鐘腳)以確認(rèn)其是否為高電平。如果是低電平，則認(rèn)為是pc機(jī)抑制了通訊，此時(shí)它必須緩沖需要發(fā)送的數(shù)據(jù)直到重新獲得總線的控制權(quán)(一般ps/2鍵盤有16個(gè)字節(jié)的緩沖區(qū)，而ps/2鼠標(biāo)只有一個(gè)緩沖區(qū)僅存儲(chǔ)最后一個(gè)要發(fā)送的數(shù)據(jù))。如果clock(時(shí)鐘腳)為高電平，ps/2設(shè)備便開始將數(shù)據(jù)發(fā)送到pc機(jī)。一般都是由ps/2設(shè)備產(chǎn)生時(shí)鐘信號(hào)。發(fā)送時(shí)一般都是按照數(shù)據(jù)幀格式順序發(fā)送。其中數(shù)據(jù)位在clock(時(shí)鐘腳)為高電平時(shí)準(zhǔn)備好，在clock(時(shí)鐘腳)的下降沿被pc機(jī)讀入。ps/2設(shè)備到pc機(jī)的通訊時(shí)序如圖2所示。

當(dāng)時(shí)鐘頻率為15khz時(shí)，從clock(時(shí)鐘腳)的上升沿到數(shù)據(jù)位轉(zhuǎn)變時(shí)間至少要5μｓ。數(shù)據(jù)變化到clock(時(shí)鐘腳)下降沿的時(shí)間至少也有5 μｓ，但不能大于25 μｓ，這是由ps/2通訊協(xié)議的時(shí)序規(guī)定的。如果時(shí)鐘頻率是其它值，參數(shù)的內(nèi)容應(yīng)稍作調(diào)整。

上述討論中傳輸?shù)臄?shù)據(jù)是指對(duì)特定鍵盤的編碼或者對(duì)特定命令的編碼。一般采用第二套掃描碼集所規(guī)定的碼值來編碼。其中鍵盤碼分為通碼(make)和斷碼 (break)。通碼是按鍵接通時(shí)所發(fā)送的編碼，用兩位十六進(jìn)制數(shù)來表示，斷碼通常是按鍵斷開時(shí)所發(fā)送的編碼，用四位十六進(jìn)制數(shù)來表示。

3 ps/2接口的嵌入式軟件編程方法

ps/2設(shè)備主要用于產(chǎn)生同步時(shí)鐘信號(hào)和讀寫數(shù)據(jù)。

3．1 ps/2向pc機(jī)發(fā)送一個(gè)字節(jié)


從ps/2向pc機(jī)發(fā)送一個(gè)字節(jié)可按照下面的步驟進(jìn)行：

(1)