�。螅洌柙O(shè)備時(shí)鐘（ｓｅｃ）是ｓｄｈ光傳輸系統(tǒng)的重要組成部分，是ｓｄｈ設(shè)備構(gòu)建同步網(wǎng)的基礎(chǔ)，也是同步數(shù)字體系（ｓｄｈ）可靠工作的前提。ｓｅｃ的核心部件由鎖相環(huán)構(gòu)成。網(wǎng)元通過鎖相環(huán)跟蹤同步定時(shí)基準(zhǔn)，并通過鎖相環(huán)的濾波特性對(duì)基準(zhǔn)時(shí)鐘在傳輸過程中產(chǎn)生的抖動(dòng)和漂移進(jìn)行過濾。而當(dāng)基準(zhǔn)源不可用時(shí)，則由ｓｅｃ提供本地的定時(shí)基準(zhǔn)信息，實(shí)現(xiàn)高質(zhì)量的時(shí)鐘輸出。

　�。螅澹阈枰獫M足ｉｔｕ－ｔ　ｇ．８１３建議［１］中的相關(guān)指標(biāo)要求。ｓｅｃ可以工作在自由振蕩、跟蹤、保持三種模式下，并且能夠在三種模式之間進(jìn)行平滑切換。由于ｉｔｕ－ｔ�。纾福保辰ㄗh規(guī)定的ｓｅｃ帶寬較窄（－３ｄｂ帶寬在１～１０ｈｚ內(nèi)），且需要在三種工作模式下輸出穩(wěn)定的時(shí)鐘，同時(shí)還要保證在三種模式切換過程中輸出時(shí)鐘穩(wěn)定（即平滑切換），采用模擬鎖相環(huán)（ａｐｌｌ）很難實(shí)現(xiàn)。因此一般采用數(shù)字鎖相環(huán)（ｄｐｌｌ）實(shí)現(xiàn)ｓｅｃ［２］；也有許多芯片廠商直接采用單片集成電路芯片實(shí)現(xiàn)ｓｅｃ，如ｓｅｍｔｅｃｈ公司的ａｃｓ８５２０［３］等。

　　本文介紹一種采用單片現(xiàn)場(chǎng)可編程門陣列（ｆｐｇａ）芯片實(shí)現(xiàn)ｓｅｃ功能的方案，在此將用ｆｐｇａ設(shè)計(jì)的ｓｅｃ功能芯片命名為ｔｓｐ８５００。

　�。薄。簦螅穑福担埃靶酒瑑�(nèi)部結(jié)構(gòu)及設(shè)計(jì)原理

　　ｔｓｐ８５００芯片采用ａｌｔｅｒａ公司的ｅｐ２ｃ５ｔ１４４－８�。妫穑纾釋�(shí)現(xiàn)。芯片的內(nèi)部結(jié)構(gòu)框圖如圖１所示。

　�。簦螅穑福担埃疤峁﹥深悤r(shí)鐘輸出接口：①給ｓｄｈ網(wǎng)元系統(tǒng)中各功能模塊提供３８．８８ｍｈｚ系統(tǒng)時(shí)鐘ｓｙｓｃｌｋｏｕｔ和２ｋｈｚ系統(tǒng)幀頭信號(hào)ｓｙｓｆｐｏｕｔ；②給其他網(wǎng)元設(shè)備提供２．０４８ｍｈｚ的外同步輸出基準(zhǔn)時(shí)鐘ｅｘｔ＿ｃｌｋ＿ｏｕｔ。

　　該芯片需要外部輸入一路１９．４４ｍｈｚ的本地時(shí)鐘，通過ｆｐｇａ的內(nèi)部ｐｌｌ（鎖相環(huán)１）倍頻后得到３１１．０４ｍｈｚ高速時(shí)鐘，作為芯片內(nèi)部數(shù)字鎖相環(huán)的工作時(shí)鐘。當(dāng)所有參考源丟失時(shí)，為保證ｓｅｃ仍然能夠輸出高質(zhì)量的時(shí)鐘，本地時(shí)鐘一般采用高穩(wěn)定度的溫補(bǔ)晶振（ｔｃｘｏ）或者恒溫晶振（ｏｃｘｏ）提供。

　　該芯片還提供微處理器接口，用于各數(shù)字鎖相環(huán)的參考源選擇、工作模式的設(shè)置以及芯片內(nèi)部工作狀態(tài)的查詢。

　　１．１　系統(tǒng)時(shí)鐘的設(shè)計(jì)實(shí)現(xiàn)

　　從圖１可以看出，芯片輸出的系統(tǒng)時(shí)鐘ｓｙｓｃｌｋｏｕｔ，主要由一路全數(shù)字鎖相環(huán)（ａｄｐｌｌ）［４］、主備互鎖模塊（實(shí)際上也是一路ａｄｐｌｌ）和ｆｐｇａ的內(nèi)部ｐｌｌ�。ㄦi相環(huán)２）共同完成。

　　該芯片可以從輸入時(shí)鐘中任選１路作為參考時(shí)鐘進(jìn)行跟蹤。應(yīng)用該芯片時(shí)，用戶通過微處理器接口設(shè)置參考源的優(yōu)先級(jí)表（ｐｒｉｏｒｉｔｙ�。簦幔猓欤澹┖�，芯片便可根據(jù)參考源的質(zhì)量等級(jí)自動(dòng)選擇最優(yōu)的參考源進(jìn)行鎖相跟蹤。

　　在ｔｓｐ８５００芯片中設(shè)計(jì)的ａｄｐｌｌ和其他類型的鎖相環(huán)結(jié)構(gòu)基本一致，主要由鑒相器、邏輯濾波器和數(shù)控時(shí)鐘產(chǎn)生器三部分組成。ｓｅｃ要求在保持模式下仍然能夠輸出高質(zhì)量的時(shí)鐘，所以在用于產(chǎn)生系統(tǒng)時(shí)鐘的ａｄｐｌｌ中，增加了保持?jǐn)?shù)據(jù)模塊。

　　系統(tǒng)時(shí)鐘工作在跟蹤模式時(shí)，通過ａｄｐｌｌ環(huán)路實(shí)現(xiàn)輸出系統(tǒng)時(shí)鐘和參考時(shí)鐘的同步。同時(shí)，將頻率控制字?jǐn)?shù)據(jù)保存在ｆｐｇａ內(nèi)部自帶的ｒａｍ中（即圖１中的保持?jǐn)?shù)據(jù)模塊）。當(dāng)所有參考源丟失時(shí)，ｓｅｃ進(jìn)入保持工作模式，芯片將保持?jǐn)?shù)據(jù)模塊中保存的頻率數(shù)據(jù)按先進(jìn)后出的方式取出，對(duì)數(shù)控時(shí)鐘產(chǎn)生器進(jìn)行控制，保證了系統(tǒng)時(shí)鐘在保持模式下仍然能夠輸出高質(zhì)量的時(shí)鐘。

　　系統(tǒng)時(shí)鐘工作在自由振蕩模式時(shí)，由高頻時(shí)鐘直接自由分頻得到系統(tǒng)時(shí)鐘。

　　根據(jù)ｉｔｕ－ｔ�。纾福保辰ㄗh要求，ｓｅｃ帶寬較窄（－３ｄｂ帶寬在１～１０ｈｚ內(nèi)）。在邏輯濾波器模塊，采用ｆｐｇａ內(nèi)部的數(shù)字邏輯實(shí)現(xiàn)二階線性濾波器，滿足了ｓｅｃ噪聲傳遞特性的要求。為了靈活應(yīng)用，濾波器的環(huán)路帶寬可以通過微處理器接口進(jìn)行靈活調(diào)整。當(dāng)參考源切換時(shí)，通過濾波器的平滑設(shè)計(jì)，保證了頻率控制字緩慢變化，可靠地實(shí)現(xiàn)了參考源的平滑切換。

　　數(shù)控時(shí)鐘產(chǎn)生器模塊由高頻時(shí)鐘在頻率控制字的作用下進(jìn)行受控分頻得到。為了減小數(shù)控時(shí)鐘產(chǎn)生器輸出時(shí)鐘在受控分頻過程中產(chǎn)生的數(shù)字相位噪聲，ｔｓｐ８５００芯片設(shè)計(jì)時(shí)采用了獨(dú)特的“微小相位調(diào)整技術(shù)”，使數(shù)控時(shí)鐘產(chǎn)生器輸出時(shí)鐘的ｃｙｃｌｅ－ｃｙｃｌｅ抖動(dòng)僅０．４ｎｓ。

　�。螅澹阋话愣疾捎弥鱾鋫浞菰O(shè)計(jì)。由于ｓｅｃ本身的帶寬較窄，俘獲速度較慢，當(dāng)主備ｓｅｃ跟蹤同一路參考源時(shí)，無法時(shí)刻保持主備ｓｅｃ相位同步。設(shè)計(jì)中增加了主備互鎖模塊，保證了主備相位的快速同步。主備互鎖模塊也由ａｄｐｌｌ實(shí)現(xiàn)，但其環(huán)路帶寬設(shè)計(jì)的較寬，俘獲速度很快，足以保證主備相位準(zhǔn)確同步。ｓｅｃ工作在主模式時(shí)，主