在設(shè)計(jì)fpga時(shí)，有時(shí)需要將整塊板或整個(gè)系統(tǒng)的時(shí)鐘綜合起來(lái)考慮，本節(jié)主要介紹系統(tǒng)時(shí)鐘的設(shè)計(jì)。

　　芯片之間互連時(shí)，有源同步和系統(tǒng)同步兩種方式。無(wú)論采用何種同步方式，在需要調(diào)整時(shí)鐘數(shù)據(jù)相位時(shí)，應(yīng)參考dom和pll用法、考慮引腳延時(shí)和pcb延時(shí)等，以便綜合考慮時(shí)鐘方案。

　　在設(shè)計(jì)fpga時(shí)，經(jīng)常需要為其他芯片或系統(tǒng)提供時(shí)鐘。比如要為外部的ssram提供時(shí)鐘，為了能夠保證所提供的時(shí)鐘和數(shù)據(jù)的相位關(guān)系，通常的做法是采用外部時(shí)鐘反饋方案。饋線的長(zhǎng)度等于fpga到外圍器件的時(shí)鐘線的長(zhǎng)度，這樣可以保證內(nèi)部寄存器的時(shí)鐘端的時(shí)鐘相位和外圍器件的時(shí)鐘引腳的相位一致，如圖所示。

　　圖 系統(tǒng)時(shí)鐘設(shè)計(jì)

　　歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）