xilinx可編程邏輯器件的全局時鐘為時鐘分配樹的結(jié)構(gòu)，如下圖所示。

　　圖 可編程邏輯器件的時鐘分配樹結(jié)構(gòu)

　　fpga內(nèi)部的時鐘分為多個區(qū)域(某些高端的fpga)或分為4個象限(某些低端的fpga)，在這個區(qū)域或象限內(nèi)有特定多的時鐘能夠驅(qū)動寄存器和ram的時鐘端。另外，在樹干上有專用的時鐘線將進(jìn)入這些區(qū)域和象限的時鐘連接起來。

　　1．全局時鐘樹和全局時鐘緩沖器

　　全局時鐘網(wǎng)絡(luò)是一個很長且扇出也很大的網(wǎng)絡(luò)，所以一定不是最短的路徑。它會有相對較大的延時，其優(yōu)點在于skew很小。即通過全局時鐘網(wǎng)絡(luò)到fpga內(nèi)部的各種資源時，時鐘沿同時到達(dá)。這樣對于一個同步的系統(tǒng)，時序的計算和分析會很容易。

　　fpga的全局時鐘路徑需要專用時鐘驅(qū)動器，如圖1中的全局時鐘緩沖器global clockbuffer(bufg)，時鐘信號只有經(jīng)過bufg之后才可以驅(qū)動全局時鐘網(wǎng)絡(luò)。

　　bufg的例化請參考xilinx的ise設(shè)計工具內(nèi)包含的《器件庫指南》。這里需要指出的是ibufg和bufg不同，ibufg是全局時鐘的引腳的緩沖器，是和其他普通管腳的ibuf對應(yīng)的；而bufg是內(nèi)部的全局時鐘的緩沖器。

　　2．?dāng)?shù)字時鐘管理器(dcm)和模擬鎖相環(huán)(pll)

　　dom和pll都可以用來做頻率合成和相位調(diào)整，目前在xilinx高端的virtex-5中才有pll，dom是一直都存在于xilinx高低端的fpga中的。

　　(1)dom和pll都有其工作的時鐘頻率的范圍，應(yīng)參考具體器件的手冊決定是否可以采

　　用dom和pll。

　　(2)注意dom的phase shift為所有的dom的輸出均增加一定的相位偏移。

　　(3)dom及pll的級聯(lián)，無論采用何種級聯(lián)方式，注意復(fù)位電路的設(shè)計，原則就是要在dom或pll的輸入時鐘穩(wěn)定之后給出該dom或pll的復(fù)位脈沖。

　　3．片內(nèi)時鐘設(shè)計時需注意的幾個方面

　　(1)所有的時鐘盡量都要使用全局的時鐘樹資源，如果全局時鐘資源不夠，需要用到長線資源或本地走線資源的話，多留意時序報告中的clock skew，注意保持時間(hold time)問題。

　　(2)通常情況下盡量使用內(nèi)部的dcm及pll等來產(chǎn)生各種頻率的時鐘，避免使用內(nèi)部邏輯生成的時鐘，因為它們可能引起設(shè)計中的功能和時序問題。由組合邏輯產(chǎn)生的時鐘會引入毛刺造成功能問題，而引入的延遲則會導(dǎo)致時序問題。如果用組合邏輯的輸出作為時鐘信號或異步復(fù)位信號，那么在設(shè)計中就會出現(xiàn)毛刺。在同步設(shè)計中，寄存器輸入數(shù)據(jù)的毛刺是很正常的，對設(shè)計沒有什么影響。然而時鐘輸入（或寄存器異步輸入）上的毛刺或脈沖則會導(dǎo)致嚴(yán)重的后果，窄毛刺可能違反了寄存器的最小脈沖寬帶要求。如果當(dāng)毛刺到達(dá)時鐘輸入時寄存器的輸入數(shù)據(jù)正在變化，則無法滿足建立和保持時序要求。即使設(shè)計沒有違反時序需求，寄存器輸出也可能會出現(xiàn)變化，造成設(shè)計中其他部分的功能不正常。用于生成內(nèi)部時鐘的組合邏輯也會增加時鐘線的延遲，在一些設(shè)計中時鐘線上的邏輯延遲可能會造成時鐘偏移大于兩個寄存器之間的數(shù)據(jù)通道的長度，從而造成hold time違反的問題。

　　如果一定需要由內(nèi)部邏輯來生成時鐘信號的話，必須采用寄存器輸出。同時為了減小時鐘域上的時鐘偏移，應(yīng)把生成的時鐘指定到fpga一個高扇出和低skew的時鐘分配樹上，即為該輸出信號分配全局時鐘緩沖器(bufg)或第2全局時鐘資源來實現(xiàn)。

　　(3)在邏輯設(shè)計時經(jīng)常將主時鐘分頻，以產(chǎn)生所需的各種頻率的時鐘信號。對這種需求，建議一定要采用dom或pll，以保證時鐘信號的穩(wěn)定。如果采用邏輯來實現(xiàn)分頻器，則一定要采用同步寄存器來實現(xiàn)。

　　(4)在fpga設(shè)計中選擇時鐘信號時，如果器件中存在bufgmux緩沖器，一定采用bufgmux來實現(xiàn)，這樣可以避免產(chǎn)生時鐘信號的毛刺；對于沒有bufgmux的器件，需要采用同步和復(fù)位控制電路來實現(xiàn)，避免毛刺產(chǎn)生。

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）