CoolRunner-II器件的應(yīng)用門控功能
發(fā)布時(shí)間:2008/9/17 0:00:00 訪問(wèn)次數(shù):495
在cpld設(shè)計(jì)中,并不是所有的輸入/輸出腳始終都處于工作狀態(tài),有些甚至很少使用。而在coolrunner-ii總線應(yīng)用時(shí),有時(shí)并不需要訪問(wèn)總線。在這些情況下,可以利用門控(datagate)功能將這些信號(hào)輸入腳暫時(shí)關(guān)閉,從而降低器件的功耗。datagate的另一個(gè)應(yīng)用是器件的熱插入(hot plug)。
如果需要使用該功能,可以利用一個(gè)宏單元作為控制端,或者利用外部輔助電路來(lái)實(shí)現(xiàn)。該功能可以通過(guò)屬性控制來(lái)實(shí)現(xiàn)。
第1步,定義一個(gè)門控信號(hào)。
(1)約束文件(ucf)
net (signal name) data_gate;
(2)vhdl語(yǔ)言
attribute data_gate: string;
attribute data_gate of <signal name>: signal is "true";
(3)verilog語(yǔ)言
//synthesis attribute data_gate of <signal name>: signal is "true";
第2步,使用全局緩沖器來(lái)控制整個(gè)器件的輸入腳。
(1)約束文件(ucf)
net <signal name> bufg=data_gate;
(2)vhdl語(yǔ)言
attribute bufg: string;
attribute data_gate of <signal name>: signal is "data_gate";
(3)verilog語(yǔ)言
//synthesis attribute bufg of<signal name>: signal is "data_gate";
歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
如果需要使用該功能,可以利用一個(gè)宏單元作為控制端,或者利用外部輔助電路來(lái)實(shí)現(xiàn)。該功能可以通過(guò)屬性控制來(lái)實(shí)現(xiàn)。
第1步,定義一個(gè)門控信號(hào)。
(1)約束文件(ucf)
net (signal name) data_gate;
(2)vhdl語(yǔ)言
attribute data_gate: string;
attribute data_gate of <signal name>: signal is "true";
(3)verilog語(yǔ)言
//synthesis attribute data_gate of <signal name>: signal is "true";
第2步,使用全局緩沖器來(lái)控制整個(gè)器件的輸入腳。
(1)約束文件(ucf)
net <signal name> bufg=data_gate;
(2)vhdl語(yǔ)言
attribute bufg: string;
attribute data_gate of <signal name>: signal is "data_gate";
(3)verilog語(yǔ)言
//synthesis attribute bufg of<signal name>: signal is "data_gate";
歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
在cpld設(shè)計(jì)中,并不是所有的輸入/輸出腳始終都處于工作狀態(tài),有些甚至很少使用。而在coolrunner-ii總線應(yīng)用時(shí),有時(shí)并不需要訪問(wèn)總線。在這些情況下,可以利用門控(datagate)功能將這些信號(hào)輸入腳暫時(shí)關(guān)閉,從而降低器件的功耗。datagate的另一個(gè)應(yīng)用是器件的熱插入(hot plug)。
如果需要使用該功能,可以利用一個(gè)宏單元作為控制端,或者利用外部輔助電路來(lái)實(shí)現(xiàn)。該功能可以通過(guò)屬性控制來(lái)實(shí)現(xiàn)。
第1步,定義一個(gè)門控信號(hào)。
(1)約束文件(ucf)
net (signal name) data_gate;
(2)vhdl語(yǔ)言
attribute data_gate: string;
attribute data_gate of <signal name>: signal is "true";
(3)verilog語(yǔ)言
//synthesis attribute data_gate of <signal name>: signal is "true";
第2步,使用全局緩沖器來(lái)控制整個(gè)器件的輸入腳。
(1)約束文件(ucf)
net <signal name> bufg=data_gate;
(2)vhdl語(yǔ)言
attribute bufg: string;
attribute data_gate of <signal name>: signal is "data_gate";
(3)verilog語(yǔ)言
//synthesis attribute bufg of<signal name>: signal is "data_gate";
歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
如果需要使用該功能,可以利用一個(gè)宏單元作為控制端,或者利用外部輔助電路來(lái)實(shí)現(xiàn)。該功能可以通過(guò)屬性控制來(lái)實(shí)現(xiàn)。
第1步,定義一個(gè)門控信號(hào)。
(1)約束文件(ucf)
net (signal name) data_gate;
(2)vhdl語(yǔ)言
attribute data_gate: string;
attribute data_gate of <signal name>: signal is "true";
(3)verilog語(yǔ)言
//synthesis attribute data_gate of <signal name>: signal is "true";
第2步,使用全局緩沖器來(lái)控制整個(gè)器件的輸入腳。
(1)約束文件(ucf)
net <signal name> bufg=data_gate;
(2)vhdl語(yǔ)言
attribute bufg: string;
attribute data_gate of <signal name>: signal is "data_gate";
(3)verilog語(yǔ)言
//synthesis attribute bufg of<signal name>: signal is "data_gate";
歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
熱門點(diǎn)擊
- FPGA中增加SPI和BPI配置模式
- 基于FPGA內(nèi)部的FIFO設(shè)計(jì)
- 可編程邏輯器件PLA乘積項(xiàng)陣列
- SmartXplorer技術(shù)
- FPGA器件配置電平和接口標(biāo)準(zhǔn)
- XMD軟件的調(diào)試設(shè)計(jì)
- 特定約束FROM TO
- 什么是C語(yǔ)言中的寬字符與多字節(jié)字符
- 周期約束分析
- 新款高性能硬件仿真器——Wind River
推薦技術(shù)資料
- 聲道前級(jí)設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級(jí)不同,EP9307-CRZ這臺(tái)分... [詳細(xì)]
- iNEMO系統(tǒng)級(jí)封裝 (SiP
- 增強(qiáng)型模塊化輸入輸出系統(tǒng) (eMIOS)
- 最新60和100V器件FERD
- 32位汽車微控制器SPC5系列
- 新一代高性能接近和測(cè)距傳感器
- 新型場(chǎng)效應(yīng)整流二極管(FERD
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究