接收器模塊框圖如圖1所示，rx引腳串行接收數(shù)據(jù)，每個(gè)時(shí)鐘移一位到一個(gè)3位的移位寄存器rxin中。當(dāng)rxin的最低位檢測到一個(gè)邊沿(邏輯1)時(shí)，則使能一個(gè)計(jì)數(shù)器。這個(gè)計(jì)數(shù)器計(jì)數(shù)到大約位周期的3/4時(shí)采樣一個(gè)數(shù)據(jù)(理想狀況為計(jì)數(shù)到位周期的1/2時(shí)采樣數(shù)據(jù))，并將此數(shù)據(jù)移入36位的數(shù)據(jù)寄存器shift_data中。如果有連續(xù)的數(shù)據(jù)流，則計(jì)數(shù)器繼續(xù)計(jì)數(shù)到位周期的3/4，并再次采樣數(shù)據(jù)。如果有邊沿被再次檢測到，則會(huì)復(fù)位計(jì)數(shù)器。執(zhí)行新一輪移位操作，這樣可以將數(shù)據(jù)錯(cuò)誤率降到最小。一旦后同步信號(hào)被檢測到(36位計(jì)數(shù)器的高12位)，則當(dāng)前數(shù)據(jù)會(huì)被存儲(chǔ)在reg1到reg4中(4次重復(fù)接收到的數(shù)據(jù))。如果有兩次數(shù)據(jù)相同，則此數(shù)據(jù)會(huì)被rx_symbolize模塊符號(hào)化以供lcd顯示。lcdcom控制lcd顯示，control由接收模塊控制使町模塊處于接收模式，sys_clk_h和sys_rst_l分別為系統(tǒng)時(shí)鐘及復(fù)位信號(hào)。

　　如圖1 接收器模塊框圖

　　如圖2所示為邊界檢測示意，一旦檢測到邊界，就會(huì)使能一個(gè)計(jì)數(shù)器用來控制采樣并存儲(chǔ)采樣到的數(shù)據(jù)。計(jì)數(shù)器的大小與用于采樣輸入數(shù)據(jù)的計(jì)數(shù)值是由系統(tǒng)時(shí)鐘及串行數(shù)據(jù)波特率決定的。rf模塊允許的波特率為2.4～19.2 kb/s。此系統(tǒng)中的cpld輸入時(shí)鐘頻率為32.768khz，這樣2.4kb/s波特率用一個(gè)5位的計(jì)數(shù)器就可以實(shí)現(xiàn)(具體應(yīng)用請(qǐng)參考vhdl源代碼)。如果設(shè)計(jì)者希望用其他波特率，則必須修改計(jì)數(shù)器的值。

　　如圖2 接收器邊界檢測示意

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）