dma傳輸時(shí)，16位的sram用來(lái)存儲(chǔ)來(lái)自cpu/ide的數(shù)據(jù)。sram分為兩個(gè)塊，分別是buffer1(0x00～0xff)和buffer2(0x100～oxlff)。
　　如圖所示為sram控制器狀態(tài)機(jī)，讀寫(xiě)sram都是由此狀態(tài)機(jī)完成的。

　　如圖 sram控制器狀態(tài)機(jī)
　　dma訪(fǎng)問(wèn)sram的優(yōu)先級(jí)高于cpu。當(dāng)dma狀態(tài)機(jī)正在訪(fǎng)問(wèn)sram時(shí)，如果發(fā)生cpu請(qǐng)求sram訪(fǎng)問(wèn)，連接到cpu的ready信號(hào)將一直保持低電平，等待dma完成；當(dāng)dma訪(fǎng)問(wèn)sram時(shí)，ready信號(hào)有效，告訴cpu可以操作。每個(gè)狀態(tài)描述如下。
　　(1)idle
　　沒(méi)有讀/寫(xiě)操作時(shí)，sram狀態(tài)機(jī)默認(rèn)在空閑狀態(tài)。在此狀態(tài)下，讀/寫(xiě)使能信號(hào)及片選信號(hào)都將處于無(wú)效狀態(tài)，并且用于控制sram讀/寫(xiě)周期訪(fǎng)問(wèn)時(shí)間的計(jì)數(shù)器被復(fù)位為0。
　　(2)read
　　如果cpu/dma有讀請(qǐng)求，狀態(tài)機(jī)進(jìn)入read狀態(tài)。在此狀態(tài)下，計(jì)數(shù)器在每個(gè)時(shí)鐘上升沿加1。 sram讀使能信號(hào)、片選信號(hào)有效及地址線(xiàn)在讀周期有效。當(dāng)計(jì)數(shù)值為5時(shí)，從sram中讀出的數(shù)據(jù)被鎖存，狀態(tài)機(jī)再次進(jìn)入idle狀態(tài)。
　　(3)write
　　如果cpu/dma有寫(xiě)請(qǐng)求，狀態(tài)機(jī)進(jìn)入write狀態(tài)。在此狀態(tài)下，計(jì)數(shù)器在每個(gè)時(shí)鐘上升沿加1。sram讀使能信號(hào)及片選信號(hào)有效，將要被寫(xiě)入到sram的數(shù)據(jù)被送到sram數(shù)據(jù)總線(xiàn)。一旦計(jì)數(shù)器計(jì)數(shù)值為5，狀態(tài)機(jī)再次進(jìn)入idle狀態(tài)，寫(xiě)操作完成。
　　(4)pio狀態(tài)機(jī)和dma狀態(tài)機(jī)
　　pio狀態(tài)機(jī)和dma狀態(tài)機(jī)控制cpu與ide間的數(shù)據(jù)傳輸，如圖所示為pio狀態(tài)機(jī)。

　　如圖 pio狀態(tài)機(jī)
　　pio模式通過(guò)操作寄存器塊實(shí)現(xiàn)對(duì)ide的讀/寫(xiě)，一個(gè)循環(huán)周期為614 ns，共有8個(gè)狀態(tài)，各狀態(tài)描述如下。
　　● idle：復(fù)位時(shí)狀態(tài)機(jī)進(jìn)入空閑狀態(tài)，此時(shí)diow_n/dior_n為高電平。如果cpu發(fā)
　　送讀/寫(xiě)命令給命令寄存器，狀態(tài)機(jī)將會(huì)轉(zhuǎn)入setup_start狀態(tài)。
　　●setup_start：在此狀態(tài)下，count計(jì)數(shù)器裝入初值0x8，以確定地址與dior_n/diow_n之間建立時(shí)間關(guān)系。dior_n/diow_n保持高電平，此狀態(tài)持續(xù)一個(gè)時(shí)鐘周期。
　　● setup：此狀態(tài)一直持續(xù)到地址與dior_n/diow n之間建立時(shí)間關(guān)系滿(mǎn)足(計(jì)數(shù)器值
　　為0)。每個(gè)時(shí)鐘下降沿計(jì)數(shù)值減1，一旦計(jì)數(shù)器值為0，狀態(tài)機(jī)轉(zhuǎn)入pt凡se start狀態(tài)。
　　● pulse_start：在此狀態(tài)下，計(jì)數(shù)器裝入初值0xld，以確定dior_n/diow_n脈沖寬
　　度(297 ns)。如果命令寄存器中寫(xiě)命令位被置位，則diow_n有效；如果命令寄存器中讀命令位被置位，則dior_n有效，此狀態(tài)持續(xù)一個(gè)時(shí)鐘周期后進(jìn)入pulse狀態(tài)。
　　●pulse狀態(tài)：此狀態(tài)一直持續(xù)到dior_n/diow_n寬度滿(mǎn)足(計(jì)數(shù)器值為0)。在此狀態(tài)下，每個(gè)時(shí)鐘下降沿計(jì)數(shù)器減1，一旦計(jì)數(shù)器值為0，狀態(tài)轉(zhuǎn)入hold_start狀態(tài)。并且如果是寫(xiě)，則cpu數(shù)據(jù)被送到de數(shù)據(jù)總線(xiàn)；如果是讀，當(dāng)dior_n變高，來(lái)自ide總線(xiàn)的數(shù)據(jù)被鎖存到pio讀/寫(xiě)數(shù)據(jù)寄存器。
　　●hold_start：在此狀態(tài)下，計(jì)數(shù)器裝入0x15，以確定dior_n/diow_n與地址總線(xiàn)之間的保持時(shí)間關(guān)系(144 ns)，并且dior_n和diow_n驅(qū)動(dòng)為高電平。此狀態(tài)持續(xù)一個(gè)時(shí)鐘周期，之后轉(zhuǎn)入hold狀態(tài)。
　　●hold：hold狀態(tài)一直持續(xù)到dior_n/diow n與地址總線(xiàn)之間的保持時(shí)間滿(mǎn)足(計(jì)數(shù)器值為0)。在此狀態(tài)下，每個(gè)時(shí)鐘下降沿計(jì)數(shù)器減1。dior_n和diow_n保持高電平。一旦計(jì)數(shù)器值為0，則轉(zhuǎn)入end狀態(tài)。
　　●end：在此狀態(tài)下，dior n和diow_n保持高電平，自動(dòng)轉(zhuǎn)入idle狀態(tài)。
　　如圖所示為dma狀態(tài)機(jī)。

　　如圖　dma狀態(tài)機(jī)
　　dma模式有個(gè)dma時(shí)序模型，它隨用戶(hù)的不同參數(shù)配置而具有不同時(shí)序性能。dma狀態(tài)機(jī)通過(guò)管理控制狀態(tài)寄存器塊和sram控制器來(lái)執(zhí)行對(duì)ide的讀/寫(xiě)操作，有3種操作模式，即模式0、模式1和模式2。這個(gè)狀態(tài)機(jī)共有11種狀態(tài)，分別描述如下。
　　● idle：復(fù)位時(shí)，狀態(tài)機(jī)進(jìn)入idle狀態(tài)。在此狀態(tài)下，dior n、diow n和dmack n信號(hào)保持為高。此時(shí)如果dmarq有效，并且dma模式使能，狀態(tài)機(jī)會(huì)檢測(cè)命令寄存器的讀/寫(xiě)命令是否有效。如果是寫(xiě)命令位為1并且sram狀態(tài)位為1，則讀使能被發(fā)送到sram控制器，從sram讀出數(shù)據(jù)寫(xiě)入到ide。一旦數(shù)據(jù)有效，sram狀
　　態(tài)機(jī)轉(zhuǎn)入setup_start狀態(tài)；如果讀命令位為1，并且sram狀態(tài)位為0，則狀態(tài)機(jī)轉(zhuǎn)入setup_start狀態(tài)。
　　● setup_start：在此狀態(tài)下，count計(jì)數(shù)器裝入初值(模式不同，則初值不同)，以確定dmack n與dior n/diow_n之間的建立時(shí)間關(guān)系，并且dmack n被置為高。如果寫(xiě)命令位和sram狀態(tài)位均為1，那么狀態(tài)機(jī)會(huì)產(chǎn)生一個(gè)讀使能給sram控制器。如果讀地址為buffer1的最后一個(gè)地址，則sram狀態(tài)寄存器的bit0被清零；如果讀地址為buffer2最后一個(gè)地址，則sram狀態(tài)寄存器的bit1被清零。setup_start狀態(tài)持續(xù)一個(gè)時(shí)鐘周期后