直接數(shù)字式頻率合成（dds）技術(shù)是繼直接頻率合成和間接頻率合成之后，隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展而迅速發(fā)展起來的第三代頻率合成技術(shù)。dds技術(shù)具有相對帶寬寬、頻率轉(zhuǎn)換時間短、頻率分辨率高等優(yōu)點，輸出相位連續(xù)，頻率、相位和幅度均可實現(xiàn)程控，常用于高精度頻率合成和任意信號發(fā)生。本文在發(fā)動機電控單元（ecu）硬件在環(huán)仿真系統(tǒng)的設(shè)計中，使用tms320 lf2407a控制2片ad9852產(chǎn)生2路同步的任意信號，仿真發(fā)動機工作時的真實信號。

    1 ad9852和tms320lf2407a簡介

    ad9852是美國analog devices公司生產(chǎn)的新型直接數(shù)字頻率合成器，具有頻率轉(zhuǎn)化速度快、頻譜純度高、工作溫度范圍寬、集成度高等特點。工作電壓為3.3 v，片內(nèi)有4～20倍可編程時鐘乘法電路，系統(tǒng)最高時鐘可達300 mhz,輸出頻率可達120 mhz，頻率轉(zhuǎn)化速度小于1μs。內(nèi)部有12位d/a轉(zhuǎn)化器、48位可編程頻率寄存器和14位可編程相位寄存器，具有12位振幅調(diào)諧功能，能產(chǎn)生頻率、相位、幅度可編程控制的高穩(wěn)定模擬信號。

    tms320lf2407a是ti公司推出的一款定點dsp控制器，他采用高性能靜態(tài)cmos技術(shù)，使供電電壓降為3.3 v，減小了控制器的功耗；指令最短為25 ns，具有較強的實時控制能力；片內(nèi)有32 kb可加密的flash程序存儲器、2.5 kb的ram，500 ns轉(zhuǎn)換時間的a／d轉(zhuǎn)換器，片上事件管理器提供了可以滿足各種電機控制要求的pwm接口和i／o功能，此外片內(nèi)還集成了spi，sci和can控制器。

    2 tms320lf2407a與ad9852的硬件接口電路

    在本系統(tǒng)中，tms320lf2407a的功能是計算所要產(chǎn)生信號的波形參數(shù)，并發(fā)送控制字到ad9852內(nèi)部的控制寄存器，以實現(xiàn)可編程的任意信號發(fā)生。數(shù)據(jù)的傳輸有串行、并行2種方式，串行傳輸速率最大為10 mhz，并行傳輸速率最大為100 mhz。為了節(jié)約dsp資源，在滿足系統(tǒng)要求的前提下，采取串口連接方式，利用tmslf2407a片內(nèi)的串行外設(shè)接口（spi）控制ad9852。接口電路的原理框圖如圖1所示。

    3 ad9852的串行通信工作過程

    ad9852的串行接口與tms320lf2407a的spi接口兼容，通過5個端口即可實現(xiàn)串行數(shù)據(jù)的傳輸控制。prd/csb是復(fù)用信號，在串行工作狀態(tài)下csb作為ad9852串行總線的片選信號，i/o reset是串口總線復(fù)位信號，sclk是串口時鐘信號，系統(tǒng)采用的是2線串口通信模式，使用sdio端口進行雙向輸入輸出操作，i/o ud是更新時鐘信號。串行通信工作的時序如圖2所示。

    ad9852的串行通信周期分為2個階段，sclk的前8個上升沿對應(yīng)于指令周期，在指令周期中，用戶向ad9852的串口控制器發(fā)送命令字來控制隨后進行的串行數(shù)據(jù)傳輸。數(shù)據(jù)傳輸周期從sclk的第9個上升沿開始，輸入數(shù)據(jù)在時鐘上升沿寫入，輸出的數(shù)據(jù)則在時鐘的下降沿讀出。由串口傳送的數(shù)據(jù)首先被寫入i/o緩存寄存器中，當(dāng)系統(tǒng)接收到有效的更新信號時，才將這些數(shù)據(jù)寫入內(nèi)部控制寄存器組，完成相應(yīng)的功能。當(dāng)完成了通信周期后，ad9852的串口控制器認為接下來的8個系統(tǒng)時鐘的上升沿對應(yīng)的是下一個通信周期的指令字。

    當(dāng)i/o seset引腳出現(xiàn)一個高電平輸入時，將會立即終止當(dāng)前的通信周期，當(dāng)i/o reset引腳狀態(tài)回到低電平時，ad9852串口控制器認為接下來的8個系統(tǒng)時鐘的上升沿對應(yīng)的是下一個通信周期的指令字，這一點對保持通信的同步十分有益。

    4 2片ad9852同步工作

    實現(xiàn)2片ad9852輸出信號波形相位同步的關(guān)鍵是使他們工作在相同的系統(tǒng)時鐘下，每個ad9852的系統(tǒng)時鐘之間的相位誤差最大不能超過1個周期。ad9852的系統(tǒng)時鐘可由參考時鐘直接提供，或?qū)⒖紩r鐘通過內(nèi)部的時鐘倍頻器放大而成。異步的更新時鐘經(jīng)過ad9852內(nèi)部的邊沿檢測電路后與系統(tǒng)時鐘同步，形成上升沿，觸發(fā)內(nèi)部控制寄存器更新內(nèi)容。因此，要實現(xiàn)2片ad9852的同步，必須使其參考時鐘與更新信號的上升沿同步。下面是確保2片ad9852同步工作需要注意的一些