如圖1所示為一個點(diǎn)對點(diǎn)網(wǎng)絡(luò)，元件u1和u2通過特性阻抗50ω、時延為ins的傳輸線相連。u1的輸出緩沖器高電平輸出阻抗為6ω，低電平輸出阻抗為4ω，上升、下降邊沿速率均為300 ps，輸出幅度為0～5v、頻率為100 mhz、占空比為50％的信號。hyperlynxlinesim電路原理圖如圖2所示。

　

　　圖2 hyperlynx linesim電路原理圖

　　下面通過仿真來觀察一下各種端接方式的效果。對此電路實(shí)施端接是必須的，如圖3所示為未進(jìn)行端接時的驅(qū)動端和接收端電壓波形，信號過沖、振鈴很厲害，在半個周期內(nèi)無法到達(dá)穩(wěn)定狀態(tài)。

　　圖3 電路未加端接時的驅(qū)動端和接收端電壓波形

　　如圖4所示，串聯(lián)端接比較好地消除了反射帶來的過沖及振鈴，但由于接收器內(nèi)部呈現(xiàn)容性阻抗，出現(xiàn)了信號上升、下降沿退化。其他幾種方案在此電路中的效果相當(dāng)，都不能很好地解決問題。但是，也有微小的差別，并聯(lián)上拉將邏輯低電平抬高；并聯(lián)下拉將邏輯高電平拉低；而戴維寧端接將低電平抬高、高電平拉低。因rc網(wǎng)絡(luò)中的電容c的取值很大，所以對信號邊沿的影響沒有表現(xiàn)出來，所以響應(yīng)波形和并聯(lián)下拉類似。

　　由此再次說明，實(shí)際的電路并不是上面的方法和原則能完全概括的，在實(shí)際的電路設(shè)計(jì)中，應(yīng)該結(jié)合理論和經(jīng)驗(yàn)，給出策略，并通過仿真不斷地驗(yàn)證和改善它。當(dāng)然，經(jīng)驗(yàn)越豐富，就越容易給出正確的答案。

　　圖4 各種接端接方案下的響應(yīng)波形

歡迎轉(zhuǎn)載，信息來源維庫電子市場網(wǎng)（www.dzsc.com）