不同的端接方式，各有其優(yōu)點和缺點；不同的應用場合，需采取不同的端接方式。下面是關(guān)于如何選擇端接方式的幾個原則：

　　· 電路中邏輯器件家族不同，其端接方式也有所不同。一股來說，cmos工藝的驅(qū)動源在輸出邏輯高電平和低電平時其輸出阻抗值相同且接近傳輸線的阻抗值，適于采用串聯(lián)端接技術(shù)；而ttl工藝的驅(qū)動源在輸出邏輯高電平和低電平時其輸出阻抗不同，可使用戴維寧端接方案；eol器件一般都具有很低的輸出阻抗，可在ecl電路的接收端使用下拉端接電阻來吸收能量。

　　· 串聯(lián)端接用點對點的布線拓撲是最佳的，此外，串聯(lián)端接對那些相對于時鐘頻率為小尺寸的網(wǎng)絡走線很適合。

　　· 對于短的傳輸線，當最小數(shù)字脈沖寬度大于傳輸線的時間延遲時，源端串聯(lián)端接是合乎要求的；對于長的傳輸線，推薦采用負載端端接方式。

　　· rc網(wǎng)絡端接可提供好的信號質(zhì)量，其代價是增加元件，同時降低邊沿速率。當然，上述方法和原則也不是絕對的，影響端接方式的因素包括：

　　· 具體電路上的差別；

　　· 網(wǎng)絡拓撲結(jié)構(gòu)的選��；

　　· 接收端的負載數(shù)等。

　　因此，在高速電路中實施電路的端接時，需要根據(jù)實際情況并通過仿真分析來選取合適的端接方案和元件參數(shù)，以獲得最佳的端接效果。當然，經(jīng)驗也是很重要的。

歡迎轉(zhuǎn)載，信息來源維庫電子市場網(wǎng)（www.dzsc.com）