sdram具有模式寄存器，通過該模式寄存器，可以切換sdram的操作模式。模式寄存器的設(shè)置如圖1所示，可以說不是通過改變數(shù)據(jù)而是通過改變地址進(jìn)行操作的。

　　圖1 sdram的模式寄存器存取操作

　�。�1）opcode（操作代碼：ba0／ba1、a8～a12）

　　這是寫人模式的設(shè)置。

　　·burst read and burst wrlte（突發(fā)讀與突發(fā)寫）

　　寫操作時進(jìn)行突發(fā)傳輸，起始地址是寫操作開始時的列地址突發(fā)傳輸?shù)淖謹(jǐn)?shù)是由突發(fā)長度（bl：a0～a2）指定的大小。

　　·burst read and single wrlte（突發(fā)讀與單一寫）

　　寫操作時不進(jìn)行突發(fā)傳輸，只能是相當(dāng)于一個字的寫操作。

　　（2）lmode（cas延遲時間設(shè)定：a4～a6）

　　異步dram的情況下，從ras及oas有效到數(shù)據(jù)輸出所需要的時間是規(guī)定以ns為單位。而在同步dram的情況下，是通過第幾個時鐘指定是否輸出的。

　　雖然cas延遲時間（cl）越小理所當(dāng)然存取速度就越快，但由于與dram內(nèi)部的操作關(guān)聯(lián)，因而不能隨便縮短cas延遲時間。在判斷以多少mhz操作以及cas延遲時間取多大的值合適等問題時，需要查閱數(shù)據(jù)手冊。

　　例如，hm5225165btt-75的時鐘頻率最高可為133mhz，但以133mhz操作時的oas延遲時間為3；而以100mhz進(jìn)行操作時的cas延遲時間為2。

　　當(dāng)以100mhz使之操作時，在發(fā)出讀指令后的第2個時鐘（20ns后）提取數(shù)據(jù)。而以133mhz進(jìn)行操作時，由于將在第3個時鐘（約22.6ns后）確定數(shù)據(jù)，因而如果只考慮單一的讀操作傳輸速度，那么以100mhz進(jìn)行操作的情況比較有利。事實(shí)上，利用突發(fā)傳輸?shù)那闆r是非常普遍的，存在反常現(xiàn)象的情況只限于此。例如，傳輸4字時，由于從第2個字后是每隔一個時鐘輸出的，因此需要cas延遲時間＋3個時鐘的時間。

　　當(dāng)以100mhz進(jìn)行操作、cas延遲時間為2時，存取速度為50ns，而當(dāng)以133mhz進(jìn)行操作、cas延遲時間為3時，存取速度約為45ns，因而133mhz的操作速度快了將近10％。

　�。�3）bt（突發(fā)類型：a3）

　　同步dram與管道突發(fā)式sram等相同，具有對應(yīng)連續(xù)存取主機(jī)某一連續(xù)區(qū)域的突發(fā)傳輸?shù)牟僮髂Ｊ�。由該引腳指定突發(fā)操作的順序（突發(fā)順序）是線性突發(fā)順序還是交叉存取突發(fā)順序。

　　突發(fā)傳輸時，主機(jī)只需要提供所存取的起始地址，以后的地址將由同步dram端自動生成。

　　突發(fā)傳輸中低位地址如何變化的總結(jié)如圖2所示。最具代表性的x86系列的奔騰處理器采用的是交叉存取突發(fā)順序，而其他處理器一般都是以線性突發(fā)順序進(jìn)行操作的。

　　圖2 突發(fā)順序

　�。�4）bl（突發(fā)長度：a0～a2）

　　該引腳設(shè)定在突發(fā)傳輸操作中進(jìn)行多少字的傳輸，hm5225165如圖所示，可以從1，2，4，8中進(jìn)行選擇。在目前個人計算機(jī)所使用的cpu中，突發(fā)長度一般為4字。

　　歡迎轉(zhuǎn)載，信息來源維庫電子市場網(wǎng)（www.dzsc.com）