PAL器件的基本結(jié)構(gòu)
發(fā)布時間:2008/12/8 0:00:00 訪問次數(shù):761
pal器件的構(gòu)成原理以邏輯函數(shù)的最簡與或式為主要依據(jù),其基本結(jié)構(gòu)如圖1所示。在pal器件的兩個邏輯 陣列中,與陣列可編程,用來產(chǎn)生函數(shù)最簡與或式中所必需的乘積項(xiàng)。因?yàn)樗皇侨g碼結(jié)構(gòu),所以允許 器件有多個輸人端。pal器件的或陣列不可編程,它完成對指定乘積項(xiàng)的或運(yùn)算,產(chǎn)生函數(shù)的輸出。例如,圖1所示的與陣列有4個輸入端,通過編程允許產(chǎn)生10個乘積項(xiàng)。或陣列由4個四輸人或門組成,每個或門允許輸人4個乘積項(xiàng),或陣列的每個輸出端可以輸出任意4個或少于4個乘積項(xiàng)的四變量組合邏輯函數(shù)。
圖1 pal器件的基本結(jié)構(gòu)
歡迎轉(zhuǎn)載,信息來源維庫電子市場網(wǎng)(www.dzsc.com)
pal器件的構(gòu)成原理以邏輯函數(shù)的最簡與或式為主要依據(jù),其基本結(jié)構(gòu)如圖1所示。在pal器件的兩個邏輯 陣列中,與陣列可編程,用來產(chǎn)生函數(shù)最簡與或式中所必需的乘積項(xiàng)。因?yàn)樗皇侨g碼結(jié)構(gòu),所以允許 器件有多個輸人端。pal器件的或陣列不可編程,它完成對指定乘積項(xiàng)的或運(yùn)算,產(chǎn)生函數(shù)的輸出。例如,圖1所示的與陣列有4個輸入端,通過編程允許產(chǎn)生10個乘積項(xiàng);蜿嚵杏4個四輸人或門組成,每個或門允許輸人4個乘積項(xiàng),或陣列的每個輸出端可以輸出任意4個或少于4個乘積項(xiàng)的四變量組合邏輯函數(shù)。
圖1 pal器件的基本結(jié)構(gòu)
歡迎轉(zhuǎn)載,信息來源維庫電子市場網(wǎng)(www.dzsc.com)
上一篇:可編程邏輯器件PLD表示方法
熱門點(diǎn)擊
- 可編程邏輯器件的分類及特點(diǎn)
- PAL的輸出和反饋結(jié)構(gòu)
- 可編程邏輯器件PLD表示方法
- 復(fù)雜可編程邏輯器件CPLD的基本結(jié)構(gòu)
- 復(fù)雜可編程邏輯器件CPLD常用器件型號
- 現(xiàn)場可編程邏輯器件FPGA常用器件型號
- CPLD/FPGA器件的配置方法
- PAL器件的基本結(jié)構(gòu)
- 可編程邏輯器件中邏輯的實(shí)現(xiàn)方法
- 現(xiàn)場可編程邏輯器件FPGA的基本結(jié)構(gòu)
推薦技術(shù)資料
- 聲道前級設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級不同,EP9307-CRZ這臺分... [詳細(xì)]
- 100A全集成電源模塊R
- Teseo-VIC6A GNSS車用精準(zhǔn)定位
- 高效先進(jìn)封裝工藝
- 模數(shù)轉(zhuǎn)換器 (Analog-to-Digit
- 集成模數(shù)轉(zhuǎn)換器(ADC)
- 128 通道20 位電流數(shù)字轉(zhuǎn)換器̴
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究