摘   要： 本文提出了一種以太網(wǎng)與無線局域網(wǎng)橋接轉(zhuǎn)換的設(shè)計(jì)方案，闡述了系統(tǒng)平臺的硬件設(shè)計(jì)及主 要模塊單元的功能，并對該系統(tǒng)中FPGA內(nèi)部設(shè)計(jì)的主要思想和數(shù)據(jù)流程作了較詳細(xì)介紹。

    關(guān)鍵詞：無線局域網(wǎng)； 媒體訪問控制 ； FPGA ；MAC層協(xié)議數(shù)據(jù)單元

    無線局域網(wǎng)是目前通信領(lǐng)域研究的一個熱點(diǎn)，其MAC層協(xié)議采用的是一種載波偵聽多址接入/沖突避免（CSMA/CA）的方式。對于無線局域網(wǎng)的分布式系統(tǒng)（DS）而言，可以采用有線的方式來實(shí)現(xiàn)，因此無線網(wǎng)與有線網(wǎng)的互連互通顯得很關(guān)鍵。本文將介紹一種基于現(xiàn)場可編程門陣列（FPGA）來實(shí)現(xiàn)以太網(wǎng)（IEEE802.3）數(shù)據(jù)與無線局域網(wǎng)（IEEE802.11）數(shù)據(jù)的橋接與轉(zhuǎn)換，以完成有線接入與無線傳輸?shù)木W(wǎng)橋功能。

    FPGA是與傳統(tǒng)PLD不同的一類可編程ASIC，它是將門陣列的通用結(jié)構(gòu)與PLD的現(xiàn)場可編程特性結(jié)合于一體的新型器件，最早由美國Xilinx公司于1985年推出。FPGA具有集成度高、通用性好、設(shè)計(jì)靈活、開發(fā)周期短、編程方便、產(chǎn)品上市快捷等特點(diǎn)，它的門數(shù)可達(dá)100萬門以上。近年來，F(xiàn)PGA在通信系統(tǒng)的硬件設(shè)計(jì)方面應(yīng)用的越來越廣泛。

    系統(tǒng)硬件平臺設(shè)計(jì)及功能描述

    該系統(tǒng)（以下稱為MAC板）處于PHY層（物理層）基帶處理板與客戶多媒體數(shù)據(jù)接入之間，一方面要將用戶數(shù)據(jù)接入系統(tǒng)，經(jīng)過基帶處理后進(jìn)行無線傳輸；另一方面，無線端解調(diào)解碼后的數(shù)據(jù)要經(jīng)過該系統(tǒng)轉(zhuǎn)送給用戶。系統(tǒng)的硬件平臺設(shè)計(jì)首先考慮采用專用ASIC芯片，對于板內(nèi)、板間自定義的接口采用FPGA編程來實(shí)現(xiàn)，見圖1。

    圖1 系統(tǒng)框圖（略）

    發(fā)送方式（Ethernet To Wireless）：客戶端數(shù)據(jù)（模擬信號）由雙絞線從RJ-45接口進(jìn)入隔離變壓器，隔離變壓器主要功能是隔離直流等干擾；模擬信號進(jìn)入PHY芯片，濾波，整形，4B/5B解碼，從MII（Media Independent Interface）變?yōu)?位數(shù)據(jù)并行輸出；并行信號進(jìn)入FPGA實(shí)現(xiàn)串行MPDU（MAC Protocol Data Unit）的生成；最后從基帶接口發(fā)送給后續(xù)部分，以實(shí)現(xiàn)無線傳輸。

    接收方式（Wireless To Ethernet）：接收是發(fā)送的逆過程。從PHY層基帶處理模塊來的串行MPDU數(shù)據(jù)流經(jīng)FPGA處理后變成4位并行的符合IEEE802.3格式的數(shù)據(jù)幀，PHY芯片從MII接收數(shù)據(jù)，4B/5B編碼，轉(zhuǎn)化為MLT3（多電平傳輸）格式模擬信號，預(yù)整形，發(fā)送到隔離變壓器；信號經(jīng)隔離變壓器，到RJ-45接口、雙絞線到達(dá)用戶端。

    需要說明的是，該系統(tǒng)的MPDU并沒有完全按照無線局域網(wǎng)IEEE802.11規(guī)范來設(shè)計(jì)，而是作了很大的簡化，只力求把以太網(wǎng)的數(shù)據(jù)無線轉(zhuǎn)發(fā)同時能接收進(jìn)來就可以，目的是給后續(xù)的研究提供一個基礎(chǔ)。IEEE802.3數(shù)據(jù)幀和MPDU幀格式如圖2所示。把IEEE802.3幀除去Preamble之外的部分當(dāng)作MPDU的數(shù)據(jù)，內(nèi)部并不作處理。由于最長的以太網(wǎng)幀為1518字節(jié)，所以Data域?qū)嶋H上控制在1.5K字節(jié)左右，用12bit表示長度已經(jīng)夠了。

    圖2 幀格式(略)

    MII數(shù)據(jù)與MPDU之間的轉(zhuǎn)換

    根據(jù)需求和成本綜合考慮，這里FPGA采用Xilinx公司的Virtex-E XCV300E器件。它具有高性能、大容量、處理速度快等優(yōu)點(diǎn)，而且比起Virtex-Ⅱ系列的器件價格低廉。FPGA在這里實(shí)現(xiàn)的其實(shí)就是一個連續(xù)幀數(shù)據(jù)流的幀頭處理及并/串轉(zhuǎn)換。按照功能來說分為發(fā)送（Ethernet To Wireless）和接收（Wireless To Ethernet）兩個相對獨(dú)立的模塊。

    發(fā)送模塊

    主要負(fù)責(zé)給無線局域網(wǎng)PHY層提供數(shù)據(jù)流，大體描述其工作過程為：（1）從MII接收來的數(shù)據(jù)去掉Preamble后經(jīng)雙口RAM緩存，再經(jīng)一個4位寄存器作并/串轉(zhuǎn)換后輸出；（2）根據(jù)MPDU的需要，在數(shù)據(jù)輸出之前要先輸出表示幀長的Length，它由Write計(jì)數(shù)器計(jì)數(shù)產(chǎn)生，經(jīng)Length存儲器緩存，再經(jīng)一個12位寄存器作并/串轉(zhuǎn)換后輸出；（3）由兩個狀態(tài)機(jī)為核心構(gòu)成控制部分，完成對整個數(shù)據(jù)流的控制。圖3給出了發(fā)送功能的框圖。下面將就主要模塊分別簡要說明。

    圖3 FPGA發(fā)送功能框圖(略)

    前端同步處理：發(fā)送時10MHz以太網(wǎng)數(shù)據(jù)到達(dá)MII時分成4路并行，并提供2.5MHz輸入時鐘；接收時基帶處理部分除了提供數(shù)據(jù)MPDU，還提供了6.25MHz的輸入時鐘�？紤]到數(shù)據(jù)、使能以及時鐘之間的相位關(guān)系可能會受傳輸路徑的影響而發(fā)生錯位，所以在接入時讓數(shù)據(jù)和使能都先經(jīng)過由該時鐘觸發(fā)的D觸發(fā)器，使它們與時鐘的相位關(guān)系重新明確，以便于后續(xù)的處理。

    DLL分頻模塊：由于該系統(tǒng)的需要，F(xiàn)PGA的工作時鐘不止一個，有的由